Advcomparch

advcomparch@lists.cslab.ece.ntua.gr

1109 discussions

themata iouliou 2010 4o Prefetching
by George Chatzikonstantis 28 Jun '11

28 Jun '11

Καλησπέρα, Έχω πολλές απορίες σχετικά με το hardware prefetching που εμφανίζεται στο ιουλιος 2010 4βiii συνεπώς ήλπιζα να εξηγήσετε λίγο καλύτερα την άσκηση.Στα loops όπου η στήλη είναι πολ\σιο του 8 και δεν εχουμε αλλάξει γραμμή, τελικά η σωστή απάντηση είναι mmh ή mmm? Διότι δε βλέπω πως έχουμε το block με το δεδομένο Α[1][8] εφόσον αυτό έχει γίνει prefetched πολλές επαναλήψεις πίσω. Αν έχουμε μόνο μία θέση για blocks στον prefetching buffer τότε δε θα πρεπε να μπορούμε να το βρούμε εκεί.Όταν αλλάζει η γραμμή, γιατί έχουμε mhh? Ολη η γραμμή Α[1] βρίσκεται στην cache συνεπώς θα έπρεπε να έχουμε hit στο πρώτο. Το δεύτερο το έχουμε λόγω prefetching και το δεύτερο βρίσκεται στην cache, άρα hhh.Στην επόμενο loop γιατί έχουμε mmh? Αν το Α[30] το διαβάσαμε από το prefetching buffer τότε το Α[10]-Α[11] θα έπρεπε να είναι ακόμα στην cache - εκτός κι αν σε hit από τον prefetching buffer φέρνουμε το block στην cache. Ευχαριστώ εκ των προτέρων! Σόρρυ για το προηγούμενο mail σε λάθος διεύθυνση.

2 1

Ερώτηση σχετικά με 4η άσκηση - B.2
by ΒΥΡΩΝΑΣ ΔΟΚΙΜΑΚΗΣ 28 Jun '11

28 Jun '11

Καλησπέρα, Θα ήθελα να ρωτήσω τι γίνεται όταν 2 εντολές που αφορούν την ίδια θέση μνήμης, εκτελούνται παράλληλα στους p1, p2. Δηλαδή αν έχω μια αναδιάταξη εντολών μνήμης, τέτοια ώστε οι εντολές r2=Z και Z=3 να βρίσκονται απέναντι, ξέρουμε ποιο θα είναι το αποτέλεσμα? ο r2 για ποια τιμή του Ζ θα ενημερωθεί? Υποθέτω, με βάση τα του cache coherence, ότι είναι θέμα "τύχης" και έχει να κάνει με το ποιος θα πάρει πρώτος πρόσβαση στο διάδρομο αλλά τότε καταλήγω στο ότι η παραπάνω κατάσταση έχει απροσδιόριστο αποτέλεσμα για την τιμή του r2. Ευχαριστώ, Δοκιμάκης Βύρωνας

2 1

Απορία πάνω σε ασκ.4.Β.1
by Kostas Piqion 28 Jun '11

28 Jun '11

Στην 4η εργασία για παράδοση,πως λειτουργεί το πρωτόκολλο LRU σε σχέση με τους 2 processors;Δηλαδή,αν ένα block (έστω Χ) χρησιμοποιηθεί από τον processor 0 και στην επόμενη εντολή πρέπει στην cache του processor 1 να αντικατασταθεί ένα block,ποιό θα αντικατασταθεί,αυτό που χρησιμοποιήθηκε τελευταίο γενικά (block X) ή αυτό που χρησιμοποιήθηκε τελευταίο από τον processor 1;

2 1

themata iouliou 2010 4o
by Mixalis Anastasiou 28 Jun '11

28 Jun '11

Να ρωτησω κατι για το θεμα 4 στις εξετασεις ιουλιου 2010...Απο οτι εχω καταλαβει η cache θα εχει 64 cache lines(0-63) με το καθε cache line να εχει 8 θεσεις.Στην πρωτη επνάληψη επειδη είναι directed map θα φέρει στο πρώτο cache line τις τιμές α[0], α[64], α[128], α[192], α[256] ,...a[512])για την αναγνωση του α[0][0].Oυσιαστικα θα εχεις μεσα και την α00 και την α10 και την α20.Οταν κανει write allocate γιατί κανει compalssory ενώ ειναι είδη μέσα(γραφει στην μνημη και μετα στην cache όταν λεμε κάνει χώρο διαγράφει αυτά που είχε μεσα?και απο κατω γιατι κανει conflicts kai meta hit?

2 1

Misses, Long, Θέμα 1Β Ιούλιος 2010
by Βασιλης Παπαιωαννου 28 Jun '11

28 Jun '11

Χαίρετε, 1. θα ήθελα να εξηγήσετε πως εξάγεται το μέγεθος της μνήμης στο θέμα 1Β του Ιουλίου του 2010. 2. από όσο ξέρω το μέγεθος των διαφόρων τύπων long, int εξαρτάται π.χ από το σύστημα και δεν είναι το ίδιο πάντα. Όταν δεν δίνεται ρητά οτι το μέγεθος ενός τύπου είναι Α bytes, τί θα υποθέτουμε; Π.χ. στο διαδικτύο αναφέρεται το μέγεθος του long = 4 bytes, ενώ στο θέμα 1Β Ιούλιος 2010 φαίνεται long = 8 bytes. 3. εξηγείτε παρακαλώ το νόημα των capacity misses σε μια μνήμη απευθείας απεικόνισης, συσχετιστική και πλήρως συσχετιστική;

2 1

απορία επί λυμένου θέματος
by chris verginis 27 Jun '11

27 Jun '11

Αρχικά, αναφορικά με το θέμα που τέθηκε για το 2-way associativity με LRU πολιτική αντικατάστασης σε μία προηγούμενη ερώτηση στη λίστα, ήθελα να ρωτήσω το εξής: Έχουμε ένα set με 2 blocks που έχει δεδομένα μόνο στο πρώτο. Και έρχεται ένα άλλο data block από την μνήμη που αντιστοιχεί στο ίδιο set και αντικαθιστά το ίδιο block του set (ενώ το 2ο block είναι κενό) επειδή, όπως είπατε, έχουμε LRU πολιτική αντικατάστασης. Όμως, η πολιτική αντικατάστασης δεν έχει επίδραση ΜΟΝΟ όταν είναι γεμάτο το αντίστοιχο set ? (ή μία γεμάτη fully-associative cache?) Αν έχει άδεια θέση το set που θέλει να πάει, γιατί να μην το βάλει εκεί και πρέπει να εκτοπίσει το πρώτο ??? Δεύτερον, όταν έχουμε ένα block σε invalid mode (για το coherence), αυτό σημαίνει οτι το αντίστοιχο block είναι κενό, σωστά? Επομένως, αν έρθει ένα καινούριο data block που πρέπει να μπει στο ίδιο set( πχ σε μία 2-way associative), τότε θα μπει σε αυτό το invalid block, ή η θέση αυτή θεωρείται πιασμένη (και απλά invalid) οπότε το νέο data block θα πρέπει να μπει στην άλλη γραμμή του set ? Ευχαριστώ

3 3

Απορία Θεμα 4Β.3 Ιούλιος 2010
by foivos fil 27 Jun '11

27 Jun '11

Καλησπέρα, Για το hardware prefetching δεν μπορώ να καταλάβω γιατί για j=8,16,..... θα έχουμε hit όταν πάει να βρεί τον π.χ. A[2][8]...? Έτσι όπως το σκέφτομαι εγώ στο προηγούμενο miss για Α[2][7] θα φέρει στην cache το αντίστοιχο block και το επόμενό του αλλά όταν μετά έχουμε πάλι miss για Α[0][8] θα χρειαστεί να φέρουμε ένα block στη θέση του παραπάνω που είχαμε κάνει prefetch οπότε θα οδηγηθούμε σε miss για το Α[2][8]. Έτσι θα πίστευα ότι έχουμε miss hit hit μόνο όταν αλλάζει το i.

2 1

Απορία - Θέμα 4Β.2 Ιούλιος 2010
by el05095＠central.ntua.gr 26 Jun '11

26 Jun '11

Στο θέμα αυτό με την 2-way associativity γιατί κάνει συνέχεια misses? Όπως το καταλαβαίνω, αν ο πίνακας είναι αποθηκευμένος κατά γραμμή σε συνεχόμενα blocks στη μνήμη, και η cache έχει δύo sets των 32 blocks τότε το Α00 φέρνει στην cache το block 0 και το βάζει στο set 0 στην 1η θέση, το Α20 φέρνει το block 64 και το βάζει πάλι στο set 0 στη 2η θέση το Α10 φέρνει το block 32 και το βάζει στο set 0 στην 3η θέση και όλα αυτά χωρίς να υπάρχει conflict, οπότε τα Α01, Α21, Α11 θα περίμενα να υπάρχουν στην cache μέχρι να κληθεί το Α08 το οποίο θα έκανε compulsory miss και το block 1 στο οποίο ανήκει θα ερχόταν στο set 1, κοκ. Πού κάνω λάθος; Ευχαριστώ!

2 1

Αρχικές τιμές στους προβλέπτες
by Βασιλης Παπαιωαννου 26 Jun '11

26 Jun '11

Χαίρετε, γίνεται σε έναν οικουμενικό προβλέπτη( global) να τεθούν στους n bit προβλέπτες μιας διακλάδωσης, όποιες αρχικές τιμές θέλουμε; Μπορούμε για παράδειγμα, για έναν προβλέπτη ( 1, 1), να έχουμε στον προβλέπτη - "κελί" 00 την αρχική τιμή 0 και στον προβλέπτη - "κελί" 01 την αρχική τιμή 1; Όταν ζητείται "αποδοτικότερος"/"φτηνότερος" προβλέπτης σε κάποιο θέμα εξετάσεων, όπως στο 2Γ(iii) του Ιουλίου του 10, μπορούμε να αρχικοποιήσουμε όπως θέλουμε/βολεύει?

2 1

Θέμα 3 Ιούλιος 2010
by Βασιλης Παπαιωαννου 25 Jun '11

25 Jun '11

Χαίρετε, στο θέμα 3 του Ιουλίου 2010, δίνεται R3 = 1. Όμως από όσο βλέπω στον κώδικα δεν γίνεται χρήση του καταχωρητή αυτού. Μήπως έχει γίνει κάποιο τυπογραφικό λάθος; Τέλος, με ποιο τρόπο τελικά το R1 = R4 στην τελευταία εντολή BNEQ R1, R4, LOOP;

2 1

Jump to page:

2026

2025

2024

2023

2022

2021

2020

2019

2018

2017

2016

2015

2014

2013

2012

2011

2010

2009

2008

Advcomparch