Advcomparch October 2015

advcomparch@lists.cslab.ece.ntua.gr

5 participants
7 discussions

Re: [Advcomparch] 2 ερωτήσεις για MESI σχετικά με tag και cache to cache transfers
by Konstantinos Nikas 04 Oct '15

04 Oct '15

Καλησπέρα, > 1)Γίνεται αν έχουμε 2 επεξεργαστές να έχουν και οι δύο το 1ο block της > cache exclusive (ή Modified) αν το block αυτό έχει διαφορετικό tag; Η > αλλιώς το tag ελέγχεται πριν αλλάξει το state; Το coherence αφορά blocks δεδομένων και όχι θέσεις στην cache. Coherence μπορείς να έχεις μεταξύ μιας cache 128ΚΒ και μιας δεύτερης 64ΚΒ, αρκεί να έχουν το ίδιο block size. > 2)Σε cache to cache τα σήματα στο bus χρησιμεύουν μόνο για την αλλαγή > state ή (όταν χρειάζεται) ταυτόχρονα μεταφέρουν και τα δεδομένα από > cache σε cache μέσω bus; (το ξέρω ότι έχει απαντηθεί αλλά δεν μου ήταν > σαφές) Το bus χρησιμοποιείται τόσο για την μετάδοση του είδους του transaction όσο και για τη μεταφορά δεδομένων. Είτε η μεταφορά γίνεται cache-to-cache είτε από τη μνήμη στην cache, όλοι είναι συνδεδεμένοι πάνω στο bus και αυτό χρησιμοποιούν. Κ. -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

1 0

2 ερωτήσεις για MESI σχετικά με tag και cache to cache transfers
by alex 04 Oct '15

04 Oct '15

Καλησπέρα, Δεν έχω καταλάβει δύο πράγματα. 1)Γίνεται αν έχουμε 2 επεξεργαστές να έχουν και οι δύο το 1ο block της cache exclusive (ή Modified) αν το block αυτό έχει διαφορετικό tag; Η αλλιώς το tag ελέγχεται πριν αλλάξει το state; 2)Σε cache to cache τα σήματα στο bus χρησιμεύουν μόνο για την αλλαγή state ή (όταν χρειάζεται) ταυτόχρονα μεταφέρουν και τα δεδομένα από cache σε cache μέσω bus; (το ξέρω ότι έχει απαντηθεί αλλά δεν μου ήταν σαφές) Ευχαριστώ

1 0

Re: [Advcomparch] MESI states
by Konstantinos Nikas 04 Oct '15

04 Oct '15

Σύμφωνα με τη θεωρία, το E υποδηλώνει μοναδικό αντίγραφο του block αλλά CLEAN. Επομένως, δε βλέπω πως θα μπορούσες να πηγαίνει με PrWr σε E, εκτός αν ενημερωνόταν και η κύρια μνήμη π.χ. με χρήση write-through caches. Στην περίπωση αυτή όμως, το M χάνει το νόημα του. 2015-10-04 13:03 GMT+03:00 Babis Michailidis <me.babis(a)gmail.com>: > Ευχαριστώ πολύ για τις απαντησεις, > απ'ότι φαίνεται έχει πέσει το site του πανεπιστημίου, το διαγραμμα είναι το > παρακάτω. > > https://www.dropbox.com/s/a136282x1l7l5x6/MESI2.JPG?dl=0 > > 2015-10-04 12:45 GMT+03:00 Konstantinos Nikas <knikas(a)cslab.ece.ntua.gr>: >> >> Καλημέρα, >> >> >> > μέσα από τις ασκήσεις πάνω στο MESI παρατήρησα ότι στο διάγραμμα των >> > διαφανειών δεν υπάρχουν κάποιες μεταβάσεις, για παράδειγμα >> > Inv -> Inv (BusRd,BusRdX) >> > υπάρχει λόγος που δεν έχουν συμπεριληφθεί; >> >> >> η μετάβαση που αναφέρεις είναι σαφές ότι δεν έχει νόημα και απορώ που >> μπορεί να την έχεις συναντήσει. Όταν κάτι είναι I, δηλαδή δεν υπάρχει >> στην cache, ο μόνος τρόπος να αλλάξει state είναι ο επεξεργαστής σου >> να ζητήσει είτε να το διαβάσει είτε να το γράψει οπότε και θα πάει στο >> κατάλληλο state, δηλαδή κάποιο από τα Μ, E, S. To I -> I δεν έχει >> κανένα απολύτως νόημα. >> >> > >> > Επίσης, στο παρακάτω διάγραμμα φαίνεται ότι >> > από Invalid με PrWr πηγαίνει σε Exclusive, σε αντίθεση με τις διαφάνειες >> > του >> > μαθηματος που παμε σε Modified. Υπάρχουν διαφορετικά πρωτόκολλα MESI ? >> > >> > https://www.cs.tcd.ie/Jeremy.Jones/vivio/caches/MESI.gif >> >> Το link δε φαίνεται να δουλεύει. Από εκεί και πέρα υπάρχουν διάφορες >> υλοποιήσεις του MESI. Σε όσες γνωρίζω όμως ένα Write οδηγεί πάντα στο >> Μ, για να σηματοδοτεί ότι το block είναι dirty σε αντίθεση με το E που >> δείχνει ότι το block είναι clean (και άρα ας πούμε δε χρειάζεται να >> γραφτεί πίσω στην κύρια μνήμη σε περίπτωση eviction λόγω >> replacement).- >> >> Κ. >> >> >> -- >> Dr. Konstantinos Nikas >> Computing Systems Laboratory >> School of Electrical and Computer Engineering >> National Technical University of Athens >> >> Tel: +30-210-7724159 >> e-mail: knikas(a)cslab.ece.ntua.gr >> http://www.cslab.ece.ntua.gr/~knikas > > -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

1 0

Re: [Advcomparch] MESI states
by Konstantinos Nikas 04 Oct '15

04 Oct '15

Καλημέρα, > μέσα από τις ασκήσεις πάνω στο MESI παρατήρησα ότι στο διάγραμμα των > διαφανειών δεν υπάρχουν κάποιες μεταβάσεις, για παράδειγμα > Inv -> Inv (BusRd,BusRdX) > υπάρχει λόγος που δεν έχουν συμπεριληφθεί; η μετάβαση που αναφέρεις είναι σαφές ότι δεν έχει νόημα και απορώ που μπορεί να την έχεις συναντήσει. Όταν κάτι είναι I, δηλαδή δεν υπάρχει στην cache, ο μόνος τρόπος να αλλάξει state είναι ο επεξεργαστής σου να ζητήσει είτε να το διαβάσει είτε να το γράψει οπότε και θα πάει στο κατάλληλο state, δηλαδή κάποιο από τα Μ, E, S. To I -> I δεν έχει κανένα απολύτως νόημα. > > Επίσης, στο παρακάτω διάγραμμα φαίνεται ότι > από Invalid με PrWr πηγαίνει σε Exclusive, σε αντίθεση με τις διαφάνειες του > μαθηματος που παμε σε Modified. Υπάρχουν διαφορετικά πρωτόκολλα MESI ? > > https://www.cs.tcd.ie/Jeremy.Jones/vivio/caches/MESI.gif Το link δε φαίνεται να δουλεύει. Από εκεί και πέρα υπάρχουν διάφορες υλοποιήσεις του MESI. Σε όσες γνωρίζω όμως ένα Write οδηγεί πάντα στο Μ, για να σηματοδοτεί ότι το block είναι dirty σε αντίθεση με το E που δείχνει ότι το block είναι clean (και άρα ας πούμε δε χρειάζεται να γραφτεί πίσω στην κύρια μνήμη σε περίπτωση eviction λόγω replacement).- Κ. -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

2 1

MESI states
by Babis Michailidis 04 Oct '15

04 Oct '15

καλησπέρα σας, μέσα από τις ασκήσεις πάνω στο MESI παρατήρησα ότι στο διάγραμμα των διαφανειών δεν υπάρχουν κάποιες μεταβάσεις, για παράδειγμα *Inv -> Inv (BusRd,BusRdX)* υπάρχει λόγος που δεν έχουν συμπεριληφθεί; Επίσης, στο παρακάτω διάγραμμα φαίνεται ότι από *Invalid *με* PrWr* πηγαίνει σε *Exclusive*, σε αντίθεση με τις διαφάνειες του μαθηματος που παμε σε *Modified*. Υπάρχουν διαφορετικά πρωτόκολλα MESI ? https://www.cs.tcd.ie/Jeremy.Jones/vivio/caches/MESI.gif Σας ευχαριστώ, Μπάμπης Μιχαηλίδης

1 0

Re: [Advcomparch] Κοστολόγηση στο MESI
by Konstantinos Nikas 02 Oct '15

02 Oct '15

Καλησπέρα, νομίζω ότι είναι σαφές και από την εκφώνηση ότι το κάθε χρονικό διάστημα αναφέρεται σε κάτι ξεχωριστό και δεν υπάρχουν επικαλύψεις. Κ. 2015-10-02 16:29 GMT+03:00 Εμμανουήλ Βλατάκης-Γκαραγκούνης <tetraktida42(a)gmail.com>: > Μια γρήγορη ερώτηση στο MESI > > Όταν παίρνουμε για πρώτη φορά ένα block ενώ ήμασταν I σε αυτό > Θα χρειαστούν δύο χρονικά μοτίβα να ολοκληρωθούν? > Bus Rd = 2 TIME UNITS > Data Transfer = 8 TIME UNITS > > Σύνολο =10 ΤΙΜΕ UNITS > > ή υπονοείται ότι > Θα χρειαστώ το max(2,8) = 8 TIME UNITS > > Ευχαριστώ πολύ > Μ. > > _______________________________________________ > Advcomparch mailing list > Advcomparch(a)lists.cslab.ece.ntua.gr > http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch > -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

2 1

Κοστολόγηση στο MESI
by Εμμανουήλ Βλατάκης-Γκαραγκού νης 02 Oct '15

02 Oct '15

Μια γρήγορη ερώτηση στο MESI Όταν παίρνουμε για πρώτη φορά ένα block ενώ ήμασταν I σε αυτό Θα χρειαστούν δύο χρονικά μοτίβα να ολοκληρωθούν? Bus Rd = 2 TIME UNITS Data Transfer = 8 TIME UNITS Σύνολο =10 ΤΙΜΕ UNITS ή υπονοείται ότι Θα χρειαστώ το max(2,8) = 8 TIME UNITS Ευχαριστώ πολύ Μ.

1 0

2026

2025

2024

2023

2022

2021

2020

2019

2018

2017

2016

2015

2014

2013

2012

2011

2010

2009

2008

Advcomparch October 2015