Advcomparch July 2015

advcomparch@lists.cslab.ece.ntua.gr

9 participants
14 discussions

Re: [Advcomparch] Βαθμολογία Ιουλίου 2015 - Ορθή Επανάληψη
by Konstantinos Nikas 30 Jul '15

30 Jul '15

Καλησπέρα, υπήρχε ένα τυπογραφικό λάθος σε ένα ΑΜ. Η λίστα έχει διορθωθεί και ανανεωθεί στο site του μαθήματος. Κ. 2015-07-30 14:03 GMT+03:00 Konstantinos Nikas <knikas(a)cslab.ece.ntua.gr>: > Καλησπέρα, > > στο site του μαθήματος έχει αναρτηθεί η τελική βαθμολογία. > > Για απορίες-ερωτήσεις, μπορείτε να έρθετε στο Εργαστήριο Υπολογιστικών > Συστημάτων (21.34Β στα Παλιά Κτήρια) την Παρασκευή 31/07 12:00-14:00. > > Κ. > > -- > Dr. Konstantinos Nikas > Computing Systems Laboratory > School of Electrical and Computer Engineering > National Technical University of Athens > > Tel: +30-210-7724159 > e-mail: knikas(a)cslab.ece.ntua.gr > http://www.cslab.ece.ntua.gr/~knikas -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

1 0

Βαθμολογία Ιουλίου 2015
by Konstantinos Nikas 30 Jul '15

30 Jul '15

Καλησπέρα, στο site του μαθήματος έχει αναρτηθεί η τελική βαθμολογία. Για απορίες-ερωτήσεις, μπορείτε να έρθετε στο Εργαστήριο Υπολογιστικών Συστημάτων (21.34Β στα Παλιά Κτήρια) την Παρασκευή 31/07 12:00-14:00. Κ. -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

1 0

TAS_CAS
by ΒΑΣΙΛΗΣ ΛΟΥΚΟΠΟΥΛΟΣ 21 Jul '15

21 Jul '15

το cas function call οδηγεί απευθείας σε εκτέλεση μηχανισμού TTAS. Για να υλοποιήσουμε TAS_CAS χρειάζεται να προσθέσουμε μια εντολή σκουπίδι, αυτό έχετε σαν προοπτική να υλοποιήσουμε?

3 2

Deadlock
by ΒΑΣΙΛΗΣ ΛΟΥΚΟΠΟΥΛΟΣ 19 Jul '15

19 Jul '15

Σε μια σειρά συναδέλφων μου ακόμα και όταν χρησιμοποιούμε τα pre-installed mutexes, ο κώδικας πέφτει σε deadlock. τι να κάνουμε. Το deadlock το διαπιστώνουμε...επειδή εκτελούμε htop, και παρατηρούμε ένα επεξεργαστή-δεσμευμένο αλλά και να κάθεται. Αν έχει συμβεί και σε άλλους ας μας ενημερώσουν πως το λύσανε ευχαριστώ πολύ Βασίλης

2 1

Μήνυμα σφάλματος SNIPER
by Λεωνίδας Τσεπενέκας 19 Jul '15

19 Jul '15

Καλησπέρα, Σε μερικές από τις εκτελέσεις στον SNIPER παίρνω το παρακάτω μήνυμα. [HOOKS] Entering ROI pinbin:/home/user/advcomparch/sniper/common/core/memory_subsystem/parametric_dram_directory_msi/cache_cntlr.cc:1337: void ParametricDramDirectoryMSI::CacheCntlr::invalidateCacheBlock(IntPtr): Assertion `old_cstate !=CacheState::MODIFIED' failed. [SNIPER] Internal exception: Exception Code: PRIVILEGED_INS. Exception Address = 0x7f42ccda5797 Pin app terminated abnormally due to signal 6. Μια βοήθεια για να το ερμηνεύσω; Ευχαριστώ πολύ.

2 1

Re: [Advcomparch] Βεβαιώσεις Εξέτασης
by Konstantinos Nikas 15 Jul '15

15 Jul '15

Καλημέρα, ναι μπορείτε να περάσετε και την επόμενη εβδομάδα. Κ. 2015-07-15 9:32 GMT+03:00 Omiros Pantazis <o.pantazis(a)gmail.com>: > Καλημέρα, > Θα ήθελα να με ενημερώσετε αν μπορείτε εαν θα μπορούμε την Δευτέρα 20/7 να > περάσουμε απ το CSLab να πάρουμε τις βεβαιώσεις για την εξέταση των > Προηγμένων. Ευχαριστώ εκ των προτέρων > > -- > Omiros Pantazis > > _______________________________________________ > Advcomparch mailing list > Advcomparch(a)lists.cslab.ece.ntua.gr > http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch > -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

1 0

Βεβαιώσεις Εξέτασης
by Omiros Pantazis 15 Jul '15

15 Jul '15

Καλημέρα, Θα ήθελα να με ενημερώσετε αν μπορείτε εαν θα μπορούμε την Δευτέρα 20/7 να περάσουμε απ το CSLab να πάρουμε τις βεβαιώσεις για την εξέταση των Προηγμένων. Ευχαριστώ εκ των προτέρων -- *Omiros Pantazis*

1 0

Αμφιθέατρο 2 - Χαμένο Δίπλωμα
by Konstantinos Nikas 09 Jul '15

09 Jul '15

Καλησπέρα, στη χτεσινή εξέταση, κάποιος συνάδελφος ξέχασε το δίπλωμα του στο Αμφ2. Μπορεί να έρθει να το πάρει από το εργαστήριο (Παλιά Κτήρια, 21.34B). K. -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

3 2

Re: [Advcomparch] Απορία επί του Tomasulo / Double Load στο ίδιο block
by Konstantinos Nikas 08 Jul '15

08 Jul '15

> Τι συμβαίνει δεδομένου ότι το miss time στο πρώτο είναι 6 και το hit time > στο r2 είναι 2? > Mε την διαπίστωση του miss, θα σβηστεί στον πρώτο χρόνο ότι υπάρχει στην > cache ? > Γιατί π.χ αν δεν σβηστούν και προλάβει να διαβάσει το r2 ότι θέλει, το LRU > θα μετακινηθεί και άρα τα δεδομένα της address θα έπρεπε αλλού να > αποθηκευτούν > To πότε ενημερώνεται η LRU και επιλέγεται το victim που θα γίνει evict είναι θέμα υλοποίησης. Θα διακινδύνευα να πω ότι συνήθως γίνεται όταν έρχεται το καινούριο block μέσα στην cache. Σε κάθε περίπτωση, στο πλαίσιο της άσκησης μπορείτε να κάνετε όποια παραδοχή θέλετε. Κ. > Στις 7 Ιουλίου 2015 - 5:37 μ.μ., ο χρήστης Εμμανουήλ Βλατάκης-Γκαραγκούνης > <tetraktida42(a)gmail.com> έγραψε: >>> >>> Ειδικότερα με απασχολεί η superscalar περίπτωση και η pipeline διαχείριση >>> των Load & Stores >>> >>> SCENARIO >>> >>> Ας πούμε ότι είμαστε σε απλή non-superscalar αρχιτεκτονική και θέλουμε να >>> εκτελέσουμε τις ακόλουθες δύο εντολές με αλγόριθμο Tomasulo: >>> >>> ld r1, 0 (address) >>> ld r2, 1 (address) >>> Ας υποθέσουμε ότι: >>> 1) το cache block χωραει από [address+0]...[address+7] >>> 2) το block δεν βρίσκεται στην cache, συνεπώς έχουμε miss. >>> 5) Hit time = 2, Miss time = 5 >>> >>> A) >>> Υποθέτω ότι αν είναι non-pipelined το function unit που χρησιμοποιεί το >>> load τότε αναγκαστικά θα τρέξει μόνο η πρώτη εντολή το EXECUTE και θα κάνει >>> miss ενώ η δεύτερη θα περιμένει και στην συνέχεια θα κάνει hit >>> >>> B) >>> Αν τώρα υποθέσουμε ότι είναι pipelined το function unit , η ερώτηση μου >>> είναι τότε η πρώτη και πάλι θα δει miss, και θα διαρκέσει από το 2ο εως τον >>> 7ο γύρο αλλά η δεύτερη δεν θα δει επίσης το block να βρίσκεται στην cache >>> και εκείνη θα κάνει και εκείνη miss ή στις caches υπάρχει κάποιο πρωτόκολλο >>> στην περίπτωση που προσπαθήσεις να κάνεις read κάτι που βρίσκεται σε >>> διαδικασία μεταφοράς? >>> >>> Γιατί αν παράδειγμα : >>> από το 2ο εως το 7ο τρέχει η 1η load >>> από το 3ο εως το 8ο τρέχει 2η load >>> Αρχίζω να αναρωτιέμαι διάφορα πράγματα για το consistency της >>> διαδικασίας... >>> >>> Γ) >>> Επίσης σε περίπτωση που έχουμε superscalar αρχιτεκτονική και έχουμε ας >>> πούμε δύο cdb, >>> γράφουν ταυτόχρονα στην cache? >>> >>> Δ) >>> Τέλος κάτι ίσως προφανέστερο των παραπάνω. >>> Αν έχουμε 2- superscalar αρχιτεκτονική π.χ και έχουμε δύο data bus, αλλά >>> η μνήμη μας παρέχει ένα port, τότε υποθέτω ότι έχουμε bottleneck και θα >>> αναγκαστεί η μία εκ των δύο load ακόμα και αν είναι για ανεξάρτητα block να >>> περιμένει σωστά? >>> >>> Ευχαριστώ πολύ προκαταβολικά >>> Μανόλης. >> >> >> +) Επίσης ένα πάλι παράδοξο σενάριο είναι να έχουμε: >> >> ld/st r1, 0 ( address ) >> ld/st r2, 0 ( address' ) >> >> 1) να βρίσκεται το block της address στην cache >> 2) το block της address και της address' στην cache συμπίπτουν >> Από απορία τι συμβαίνει δεδομένου ότι το hit time στο πρώτο είναι 2 ή 3 >> και το miss time στο r2 είναι 5. >> Καθώς μεταφέρεται κάτι από τον επεξεργαστή στην cache ταυτόχρονα >> μεταφέρεται και από την μνήμη στην cache? >> Πάλι το consistency μου φαίνεται περίεργο. > > -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

1 0

Re: [Advcomparch] Απορία επί του Tomasulo / Double Load στο ίδιο block
by Konstantinos Nikas 08 Jul '15

08 Jul '15

Καλησπέρα, Στην πραγματικότητα, το pipelined/non-pipelined functional unit έχει να κάνει με τον υπολογισμό της διεύθυνσης. Από τη στιγμή που ο υπολογισμός της διεύθυνσης ολοκληρωθεί, η εντολή μπορεί να σταλεί στην cache από τον load buffer (υποθέτωντας ότι έχουμε non-blocking caches). Όσον αφορά τις ασκήσεις (όπου προσπαθούμε να βρούμε ένα τρόπο να κωδικοποιήσουμε εύκολα και κατανοητά κάποια πράγματα), επειδή δε σπάμε το χρόνο που απαιτείται στο EX για το load σε χρόνο_υπολογισμού + χρόνο_πρόσβασης, το pipelined functional unit αποτελεί ένα εύσχημο τρόπο να σας πούμε ότι μπορείς να έχεις overlapped loads. Από εκεί και πέρα, όπως έχω εξηγήσει και στο μάθημα, όταν ο επεξεργαστής χρειαστεί κάτι από την ιεραρχία μνήμης, απευθύνεται στην cache και λέει "θέλω το block" και στη συνέχεια είτε περιμένει είτε εκτελεί όποιες εντολές παρακάτω μπορεί. Όταν η cache βρει αυτό που ζητήθηκε το δίνει πίσω στον επεξεργαστή. Προφανώς αν η cache έχει ξεκινήσει να εξυπηρετεί ένα miss για block Χ και λάβει και δεύτερο αίτημα για το ίδιο block X, δε θα ξεκινήσει τη διαδικασία από την αρχή, αλλά θα τα εξυπηρετήσει και τα δύο ταυτόχρονα. > Γ) > Επίσης σε περίπτωση που έχουμε superscalar αρχιτεκτονική και έχουμε ας πούμε > δύο cdb, > γράφουν ταυτόχρονα στην cache? Τα CDΒ δεν έχουν καμία σχέση με τις caches. Είναι σαφές και από τις διαφάνειες και από το βιβλιό ότι πάνω στο CDB βρίσκονται τα FUs, RSs και o ROB. > Δ) > Τέλος κάτι ίσως προφανέστερο των παραπάνω. > Αν έχουμε 2- superscalar αρχιτεκτονική π.χ και έχουμε δύο data bus, αλλά η > μνήμη μας παρέχει ένα port, τότε υποθέτω ότι έχουμε bottleneck και θα > αναγκαστεί η μία εκ των δύο load ακόμα και αν είναι για ανεξάρτητα block να > περιμένει σωστά? To τι κάνει η cache εξαρτάται από τα ports και από το αν είναι non-blocking ή όχι. Εμείς γενικά θεωρούμε ότι είναι non-blocking. -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

1 0

2026

2025

2024

2023

2022

2021

2020

2019

2018

2017

2016

2015

2014

2013

2012

2011

2010

2009

2008

Advcomparch July 2015