Advcomparch May 2013

advcomparch@lists.cslab.ece.ntua.gr

26 participants
55 discussions

Re: [Advcomparch] Απορία για την εκτέλεση των SD
by Konstantinos Nikas 26 May '13

26 May '13

Καλησπέρα, καταρχάς όσον αφορά τη σημερινή άσκηση δεν υπάρχει θέμα και δε χρειάζεται να την αλλάξεις. Από εκεί και πέρα όσον αφορά το μοντέλο που προτείνουμε για την άσκηση, θα μπορούσαμε να πούμε ότι οι εντολές γίνονται κανονικά issue όπως έχω ήδη περιγράψει και σε περίπτωση εμφάνισης RAW υπάρχει μηχανισμός, ο οποίος αναλαμβάνει να κάνει flush. Αν δηλαδή ανακαλύψουμε ότι ένα μεταγενέστερο LD είχε τελικά την ίδια διεύθυνση με κάποιο προηγούμενο SD, τότε ο μηχανισμός αναλαμβάνει να βεβαιωθεί ότι το LD έχει πάρει τη σωστή τιμή. Καθώς όμως στον κώδικα δεν υπάρχουν τέτοια RAW, ο μηχανισμός αυτός δε χρησιμοποιείται πουθενά. Ξαναλέω ότι όλα αυτά είναι προσεγγίσεις και επομένως όχι υποχρεωτικά ρεαλιστικές λύσεις :-). Γενικότερα, τα προηγούμενα χρόνια δεν υπήρχαν ενστάσεις όσον αφορά το μοντέλο που χρησιμοποιούμε. Οι απορίες/παρατηρήσεις σου είναι πολύ λογικές και θα ξανασκεφτούμε από την αρχή το μοντέλο που προτείνουμε. Παρόλα αυτά, (για φέτος τουλάχιστον) θα πρότεινα να ακολουθήσετε το μοντέλο μας τόσο στις υπόλοιπες ασκήσεις όσο και στις εξετάσεις. Κ. 2013/5/26 Nick Korasidis <el08047(a)mail.ntua.gr> > Καλησπέρα, > > Ευχαριστώ για την απάντηση. Καταλαβαίνω την ανάγκη για απλοποιήσεις, όμως > μου φαίνεται όμως ότι υπάρχουν μερικές ασυνέπειες στο μοντέλο που > προτείνετε: Προκειμένου το LD να ξέρει ότι δε βρίσκεται σε RAW dependency > με ένα προηγηθέν SD, πρέπει να έχει υπολογιστεί τόσο η δική του διεύθυνση > όσο και αυτή του SD. Επειδή οι διευθύνσεις υπολογίζονται στο ΕΧ, για να > γίνει ο έλεγχος αυτός πρέπει *και οι δύο* εντολές να έχουν ξεκινήσει το > στάδιο EX. Όμως ο έλεγχος *προηγείται* του σταδίου EX του LD στον αλγόριθμο > Tomasulo (εκτός αν διαβάζω τις διαφάνειες λανθασμένα). Ο μόνος τρόπος να > λυθεί ο φαύλος κύκλος είναι το LD να περιμένει να ολοκληρωθεί το EX του SD. > Προσωπικά, αυτή την παραδοχή έχω κάνει και δεν προλαβαίνω να την αλλάξω. Θα > με ενδιέφερε πάντως να μάθω αν υπάρχει καλύτερη λύση στο πρόβλημα αυτό > χωρίς το LD να αναγκάζεται να "μαντεύει" με οποιονδήποτε τρόπο ότι στη 2η > άσκηση της advcomparch δεν εμφανίζονται RAW dependencies. > > Και πάλι ευχαριστώ για τις διευκρινήσεις. > > Νικόλας Κορασίδης > > On 26/05/2013 08:52 μμ, Konstantinos Nikas wrote: > > Καλησπέρα, > > έχεις δίκιο για την παρατήρηση που κάνεις. Όπως είπα όμως και την > προηγούμενη φορά, στις ασκήσεις κάνουμε κάποιες παραδοχές όσον αφορά τα > Stores καθαρά για λόγους απλότητας και ευκολίας. Αποτελούν μια προσέγγιση > και όχι την ακριβή πραγματικότητα για το πως γίνονται τα SD. > > Στις ασκήσεις μας λοιπόν τα Stores μπαίνουν στη φάση του EX όταν όλα τα > ορίσματα τους είναι διαθέσιμα. Επίσης φροντίζουμε να μην υπάρχουν RAW > κίνδυνοι μεταξύ των stores και των επόμενων loads (οπότε και δεν > καθυστερούμε τα LDs). > > Όσον αφορά την τελευταία παρατήρηση, προφανώς η απαίτηση το block να μην > έχει γίνει evict προκύπτει από τις παραδοχές που κάνουμε (και δεν είναι > πραγματική). Παρ'όλα αυτά, δεδομένου του μεγέθους και του associativity της > cache, του μικρού αριθμού προσβάσεων στη μνήμη που μπορεί να μεσολαβήσουν > μεταξύ του EX και του CMT (λόγω του μικρού μεγέθους των Load/Store queues) > καθώς και των ιδιοτήτων της πολιτικής LRU, μπορούμε με πολύ μεγάλη > πιθανότητα να πούμε ότι το block θα είναι ακόμα εκεί. Παρ'ολα αυτά δεν μας > ενδιαφέρει ιδιαίτερα, καθώς όπως εξήγησα όλα αυτά είναι μια παραδοχή που > κάνουμε για τις ασκήσεις. > > Κ. > > > Έχω τρεις απορίες σχετικές με την εκτέλεση των load/store εντολών: >> >> 1) Επιτρέπεται σε εντολή SD να μπει στο στάδιο EX ακόμα κι αν δεν έχει >> διαθέσιμη την τιμή που θα γράψει; >> >> 2) Αν το παραπάνω δεν επιτρέπεται, προκύπτει το εξής πρόβλημα: Σύμφωνα με >> τη διαφάνεια 26 του σετ "Lec6-speculation-13.pdf", τα LD γίνονται stall >> μέχρι τα SD που προηγούνται να υπολογίσουν τη διεύθυνσή τους. Σύμφωνα με >> την εκφώνηση της άσκησης, ο υπολογισμός της διεύθυνσης μιας εντολής LD/SD >> γίνεται στο στάδιο EX. Επομένως, στην άσκηση τα LD πρέπει να γίνονται stall >> μέχρι τα προηγούμενα SD να έχουν διαθέσιμα όλα τα ορίσματά, τόσο της >> διεύθυνσης όσο και της εγγραφόμενης τιμής. Λόγω της μεγάλης καθυστέρησης >> της DIVD, αυτή η παραδοχή δημιουργεί μεγάλη απόκλιση στον αλγόριθμο. Είναι >> σωστή; >> >> 3) Θεωρούμε ότι η cache είναι write-allocate. Από όσα προηγήθηκαν στη >> λίστα καταλαβαίνω ότι μια εντολή SD που θέλει να γράψει στη μνήμη φέρνει >> στην cache τα απαραίτητα block στο στάδιο EX και γράφει σε αυτή στο στάδιο >> CMT. Πώς ξέρουμε ότι στο διάστημα που μεσολαβεί από το EX έως το CMT το >> block που θέλουμε είναι ακόμη στην cache και δεν έχει γίνει evict? >> >> Ευχαριστώ. >> >> Νικόλας Κορασίδης >> _______________________________________________ >> Advcomparch mailing list >> Advcomparch(a)lists.cslab.ece.ntua.gr >> http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch >> > > > > -- > Dr. Konstantinos Nikas > Computing Systems Laboratory > School of Electrical and Computer Engineering > National Technical University of Athens > > Tel: +30-210-7724159 > e-mail: knikas(a)cslab.ece.ntua.gr > http://www.cslab.ece.ntua.gr/~knikas > > > > _______________________________________________ > Advcomparch mailing list > Advcomparch(a)lists.cslab.ece.ntua.gr > http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch > > -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

1 0

Re: [Advcomparch] Απορία για την εκτέλεση των SD
by Konstantinos Nikas 26 May '13

26 May '13

Καλησπέρα, έχεις δίκιο για την παρατήρηση που κάνεις. Όπως είπα όμως και την προηγούμενη φορά, στις ασκήσεις κάνουμε κάποιες παραδοχές όσον αφορά τα Stores καθαρά για λόγους απλότητας και ευκολίας. Αποτελούν μια προσέγγιση και όχι την ακριβή πραγματικότητα για το πως γίνονται τα SD. Στις ασκήσεις μας λοιπόν τα Stores μπαίνουν στη φάση του EX όταν όλα τα ορίσματα τους είναι διαθέσιμα. Επίσης φροντίζουμε να μην υπάρχουν RAW κίνδυνοι μεταξύ των stores και των επόμενων loads (οπότε και δεν καθυστερούμε τα LDs). Όσον αφορά την τελευταία παρατήρηση, προφανώς η απαίτηση το block να μην έχει γίνει evict προκύπτει από τις παραδοχές που κάνουμε (και δεν είναι πραγματική). Παρ'όλα αυτά, δεδομένου του μεγέθους και του associativity της cache, του μικρού αριθμού προσβάσεων στη μνήμη που μπορεί να μεσολαβήσουν μεταξύ του EX και του CMT (λόγω του μικρού μεγέθους των Load/Store queues) καθώς και των ιδιοτήτων της πολιτικής LRU, μπορούμε με πολύ μεγάλη πιθανότητα να πούμε ότι το block θα είναι ακόμα εκεί. Παρ'ολα αυτά δεν μας ενδιαφέρει ιδιαίτερα, καθώς όπως εξήγησα όλα αυτά είναι μια παραδοχή που κάνουμε για τις ασκήσεις. Κ. Έχω τρεις απορίες σχετικές με την εκτέλεση των load/store εντολών: > > 1) Επιτρέπεται σε εντολή SD να μπει στο στάδιο EX ακόμα κι αν δεν έχει > διαθέσιμη την τιμή που θα γράψει; > > 2) Αν το παραπάνω δεν επιτρέπεται, προκύπτει το εξής πρόβλημα: Σύμφωνα με > τη διαφάνεια 26 του σετ "Lec6-speculation-13.pdf", τα LD γίνονται stall > μέχρι τα SD που προηγούνται να υπολογίσουν τη διεύθυνσή τους. Σύμφωνα με > την εκφώνηση της άσκησης, ο υπολογισμός της διεύθυνσης μιας εντολής LD/SD > γίνεται στο στάδιο EX. Επομένως, στην άσκηση τα LD πρέπει να γίνονται stall > μέχρι τα προηγούμενα SD να έχουν διαθέσιμα όλα τα ορίσματά, τόσο της > διεύθυνσης όσο και της εγγραφόμενης τιμής. Λόγω της μεγάλης καθυστέρησης > της DIVD, αυτή η παραδοχή δημιουργεί μεγάλη απόκλιση στον αλγόριθμο. Είναι > σωστή; > > 3) Θεωρούμε ότι η cache είναι write-allocate. Από όσα προηγήθηκαν στη > λίστα καταλαβαίνω ότι μια εντολή SD που θέλει να γράψει στη μνήμη φέρνει > στην cache τα απαραίτητα block στο στάδιο EX και γράφει σε αυτή στο στάδιο > CMT. Πώς ξέρουμε ότι στο διάστημα που μεσολαβεί από το EX έως το CMT το > block που θέλουμε είναι ακόμη στην cache και δεν έχει γίνει evict? > > Ευχαριστώ. > > Νικόλας Κορασίδης > ______________________________**_________________ > Advcomparch mailing list > Advcomparch(a)lists.cslab.ece.**ntua.gr<Advcomparch(a)lists.cslab.ece.ntua.gr> > http://lists.cslab.ece.ntua.**gr/mailman/listinfo/**advcomparch<http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch> > -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

2 1

Re: [Advcomparch] Απορία για Commit εντολών και Reorder Buffer
by Konstantinos Nikas 26 May '13

26 May '13

Κι όμως ακριβώς για αυτό το λόγο το γίνεται issue στον 8o. Πιο συγκεκριμένα: Η εντολή LD που αναφέρεις είναι η 5η εντολή και αφού ο ROB έχει 6 θέσεις υπάρχει κενή θέση για να γίνει issue στον κύκλο 5. Δεν γίνεται όμως λόγω structural hazard, μιας και δεν υπάρχει κενή θέση στο Load Queue (έχουν καταληφθεί από τις 2 προηγούμενες LD). Στον κύκλο 7 η πρώτη LD κάνει WR. Tο οποίο σημαίνει ότι γράφει το αποτέλεσμα της στον ROB και αδειάζει και το reservation station της, δηλαδή τη θέση που καταλαμβάνει στο Load queue. Επομένως, στον κύκλο 8 δεν υπάρχει πλέον structural hazard και η επόμενη LD μπορεί να γίνει κανονικά issue. K. 2013/5/25 Orestis Vasios <el08197(a)mail.ntua.gr> > Καλησπέρα, > > Με αφορμή αυτή την απάντηση, στις λύσεις των θεμάτων Ιουλίου 2012 ( > http://www.cslab.ntua.gr/**courses/advcomparch/2012/** > files/exams/adv_ca-Jul2012.pdf<http://www.cslab.ntua.gr/courses/advcomparch/2012/files/exams/adv_ca-Jul201…> > **) δε θα έπρεπε η 5η εντολή (LD F0, 8(R1)) να γίνει issue στον 9ο κύκλο; > Μέχρι να κάνει commit η 1η εντολή (LD F0, 0(R1)) φτάνουμε στον 8ο κύκλο, > άρα στον επόμενό του θα δούμε ότι έχουμε κενή θέση στο load queue. Σωστά; > > Ευχαριστώ εκ των προτέρων. > Ορέστης Βάσιος > > On Sat, 25 May 2013 12:35:18 +0300, Konstantinos Nikas wrote: > >> Καλημέρα, >> >> τα κυκλώματα του pipeline είναι σύγχρονα, >> το οποίο σημαίνει ότι όλα τα στάδια >> του λειτουργούν σε κάποια (θετική ή >> αρνητική) ακμή του ρολογιού. Για αυτό >> το λόγο και ένα στάδιο μπορεί να δει τι >> αλλαγές που κάνει κάποιο άλλο στάδιο >> όταν έρθει η επόμενη ακμή του >> ρολογιού. >> >> Επομένως, αν το CMT κάνει reset ένα entry του >> ROB στον κύκλο n τότε το IS θα δεί ότι >> είναι άδειο και θα στείλει τη νέα >> εντολή στο n+1. >> >> Κ. >> >> 2013/5/23 Christos Sakaridis >> >> Καλησπέρα! >>> Θα ήθελα να ρωτήσω κάτι που ίσως >>> είχε διευκρινιστεί στο αντίστοιχο >>> μάθημα αλλά δυστυχώς δεν είχα την >>> ευκαιρία να το παρακολουθήσω. >>> >>> Έστω ότι στον κύκλο k ο ROB είναι >>> πλήρης και η εντολή που αντιστοιχεί >>> στο entry στο οποίο δείχνει ο commit pointer >>> κάνει Write Result, οπότε γίνεται ready για >>> commit. Στον κύκλο k+1, στον οποίο θα γίνει >>> commit η εντολή και θα αδειάσει αυτό το >>> entry, θα μπει ταυτόχρονα σε αυτό η >>> επόμενη προς έκδοση εντολή ή θα >>> γίνει στον κύκλο k+2 το issue και η >>> κατάληψη του άδειου entry από τη νέα >>> εντολή; >>> >>> Ευχαριστώ εκ των προτέρων για τον >>> κόπο σας! >>> >>> Χρήστος Σακαρίδης >>> ______________________________**_________________ >>> Advcomparch mailing list >>> Advcomparch(a)lists.cslab.ece.**ntua.gr<Advcomparch(a)lists.cslab.ece.ntua.gr>[1] >>> http://lists.cslab.ece.ntua.**gr/mailman/listinfo/**advcomparch<http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch>[2] >>> >> >> -- >> Dr. Konstantinos Nikas >> Computing Systems Laboratory >> School of Electrical and Computer Engineering >> National Technical University of Athens >> >> Tel: +30-210-7724159 >> e-mail: knikas(a)cslab.ece.ntua.gr [4] >> http://www.cslab.ece.ntua.gr/~**knikas<http://www.cslab.ece.ntua.gr/~knikas>[5] >> >> Links: >> ------ >> [1] mailto:Advcomparch@lists.**cslab.ece.ntua.gr<Advcomparch(a)lists.cslab.ece.ntua.gr> >> [2] http://lists.cslab.ece.ntua.**gr/mailman/listinfo/**advcomparch<http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch> >> [3] mailto:christos.sakaridis@**yahoo.com <christos.sakaridis(a)yahoo.com> >> [4] mailto:knikas@cslab.ece.ntua.**gr <knikas(a)cslab.ece.ntua.gr> >> [5] http://www.cslab.ece.ntua.gr/~**knikas<http://www.cslab.ece.ntua.gr/~knikas> >> > > ______________________________**_________________ > Advcomparch mailing list > Advcomparch(a)lists.cslab.ece.**ntua.gr<Advcomparch(a)lists.cslab.ece.ntua.gr> > http://lists.cslab.ece.ntua.**gr/mailman/listinfo/**advcomparch<http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch> > -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

2 1

Re: [Advcomparch] Σχετικά με τα reservation stations
by Konstantinos Nikas 26 May '13

26 May '13

Καλησπέρα, σωστά. Τα 2 πρώτα είναι για floating point αριθμούς ενώ υπάρχουν επίσης και τα Load1 Load2 Store1 Store2 K. 2013/5/25 Georgios Routis <georgios.routis(a)hotmail.com> > Καλησπέρα! > > Θα ήθελα να ρωτήσω το εξής, γιατί κάπου στην εκφώνιση έχω μπερδευτεί. Τα > reservation station αν εχω καταλάβει σωστά είναι συνολικά έξι? Δηλαδή > > Add1 > Mult1 > > Int1 > > Int2 > > Int3 > > Int4 > > > ή κάνω λάθος ? > > _______________________________________________ > Advcomparch mailing list > Advcomparch(a)lists.cslab.ece.ntua.gr > http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch > > -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

1 0

Σχετικά με τα reservation stations
by Georgios Routis 25 May '13

25 May '13

Καλησπέρα! Θα ήθελα να ρωτήσω το εξής, γιατί κάπου στην εκφώνιση έχω μπερδευτεί. Τα reservation station αν εχω καταλάβει σωστά είναι συνολικά έξι? Δηλαδή Add1 Mult1 Int1 Int2 Int3 Int4 ή κάνω λάθος ?

1 0

Re: [Advcomparch] Ερώτηση σχετικά με προσπέλαση μνήμης
by Konstantinos Nikas 25 May '13

25 May '13

Καλησπέρα, έχουμε πει να κοιτάζετε τα archives της λίστας γιατί κάποια πράγματα είναι πιθανόν να έχουν ήδη συζητηθεί/απαντηθεί. Πόσο μάλλον όταν το ίδιο ακριβώς link χρησιμοποιήσα για να σου απαντήσω και στην προηγούμενη σου ερώτηση... :-) http://lists.cslab.ece.ntua.gr/pipermail/advcomparch/2013-May/000948.html Κ. ΥΓ: Καθώς, Τomasulo κάναμε και τα προηγούμενα χρόνια είμαι σίγουρος ότι αντίστοιχη απορία έχει συζητηθεί και στα προηγούμενα ακαδημαϊκά έτη και βρίσκεται στα archives. 2013/5/25 Dimitris Tsipras <dtsip(a)hotmail.com> > Καλησπέρα, > > διαβάζοντας την εκφώνηση της άσκησης στον Tomasulo, αναφέρεται πως η > προσπέλαση μνήμης γίνεται στο στάδιο execute, τόσο για εντολές load, όσο > και store. > Ωστόσο, στο βιβλίο αναφέρεται πως η αλλαγή της μνήμης στις εντολές store, > γίνεται μόνο στο στάδιο commit, προκειμένου να υλοποιείται η υποθετική > εκτέλεση (in order commit), ενώ στο στάδιο execute γίνεται μόνο ο > υπολογισμός της διεύθυνσης μνήμης. > Πως πρέπει να διαχειριστούμε την παραπάνω κατάσταση, ιδιαίτερα σε εντολές > με write miss; Ποιο στάδιο δηλαδή διαρκεί 5 κύκλους; > > _______________________________________________ > Advcomparch mailing list > Advcomparch(a)lists.cslab.ece.ntua.gr > http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch > > -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

1 0

Re: [Advcomparch] Απορία για Commit εντολών και Reorder Buffer
by Konstantinos Nikas 25 May '13

25 May '13

Καλημέρα, τα κυκλώματα του pipeline είναι σύγχρονα, το οποίο σημαίνει ότι όλα τα στάδια του λειτουργούν σε κάποια (θετική ή αρνητική) ακμή του ρολογιού. Για αυτό το λόγο και ένα στάδιο μπορεί να δει τι αλλαγές που κάνει κάποιο άλλο στάδιο όταν έρθει η επόμενη ακμή του ρολογιού. Επομένως, αν το CMT κάνει reset ένα entry του ROB στον κύκλο n τότε το IS θα δεί ότι είναι άδειο και θα στείλει τη νέα εντολή στο n+1. Κ. 2013/5/23 Christos Sakaridis <christos.sakaridis(a)yahoo.com> > Καλησπέρα! > Θα ήθελα να ρωτήσω κάτι που ίσως είχε διευκρινιστεί στο αντίστοιχο > μάθημα αλλά δυστυχώς δεν είχα την ευκαιρία να το παρακολουθήσω. > > Έστω ότι στον κύκλο k ο ROB είναι πλήρης και η εντολή που αντιστοιχεί στο > entry στο οποίο δείχνει ο commit pointer κάνει Write Result, οπότε γίνεται > ready για commit. Στον κύκλο k+1, στον οποίο θα γίνει commit η εντολή και > θα αδειάσει αυτό το entry, θα μπει ταυτόχρονα σε αυτό η επόμενη προς έκδοση > εντολή ή θα γίνει στον κύκλο k+2 το issue και η κατάληψη του άδειου entry > από τη νέα εντολή; > > Ευχαριστώ εκ των προτέρων για τον κόπο σας! > > Χρήστος Σακαρίδης > > _______________________________________________ > Advcomparch mailing list > Advcomparch(a)lists.cslab.ece.ntua.gr > http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch > > -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

2 1

Ερώτηση σχετικά με προσπέλαση μνήμης
by Dimitris Tsipras 25 May '13

25 May '13

Καλησπέρα, διαβάζοντας την εκφώνηση της άσκησης στον Tomasulo, αναφέρεται πως η προσπέλαση μνήμης γίνεται στο στάδιο execute, τόσο για εντολές load, όσο και store.Ωστόσο, στο βιβλίο αναφέρεται πως η αλλαγή της μνήμης στις εντολές store, γίνεται μόνο στο στάδιο commit, προκειμένου να υλοποιείται η υποθετική εκτέλεση (in order commit), ενώ στο στάδιο execute γίνεται μόνο ο υπολογισμός της διεύθυνσης μνήμης.Πως πρέπει να διαχειριστούμε την παραπάνω κατάσταση, ιδιαίτερα σε εντολές με write miss; Ποιο στάδιο δηλαδή διαρκεί 5 κύκλους;

1 0

Re: [Advcomparch] Γραφικές Παραστάσεις
by Konstantinos Nikas 25 May '13

25 May '13

Καλησπέρα, δε νομίζω ότι υπάρχει άλλος τρόπος προκειμένου να απαντήσετε στο 2ο έρωτημα. Όπως εξηγήσαμε και στη 1η άσκηση ο σκοπός είναι να παρουσιάσετε τα αποτελέσματα και τα συμπεράσματα σας με τρόπο κατανοητό και εύκολο για τον αναγνώστη. Και συνήθως η γραφική παράσταση είναι πιο κατάλληλη από π.χ. ένα πίνακα με νούμερα. Κ. 2013/5/25 George Matikas <g_matikas(a)hotmail.com> > Γεια σας! > > Θα ήθελα να ρωτήσω αν στην 2η άσκηση χρειάζεται για τις προσομοιώσεις να > κάνουμε γραφικές παραστάσεις για τα αποτελέσματα που προέκυψαν. Διότι δεν > το αναφέρει κάπου ρητά όπως στην 1η άσκηση. > > Ευχαριστώ, > Ματίκας Γεώργιος > _______________________________________________ > Advcomparch mailing list > Advcomparch(a)lists.cslab.ece.ntua.gr > http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch > -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

1 0

Γραφικές Παραστάσεις
by George Matikas 25 May '13

25 May '13

Γεια σας! Θα ήθελα να ρωτήσω αν στην 2η άσκηση χρειάζεται για τις προσομοιώσεις να κάνουμε γραφικές παραστάσεις για τα αποτελέσματα που προέκυψαν. Διότι δεν το αναφέρει κάπου ρητά όπως στην 1η άσκηση. Ευχαριστώ, Ματίκας Γεώργιος

1 0

2026

2025

2024

2023

2022

2021

2020

2019

2018

2017

2016

2015

2014

2013

2012

2011

2010

2009

2008

Advcomparch May 2013