Advcomparch July 2017

advcomparch@lists.cslab.ece.ntua.gr

6 participants
9 discussions

Βαθμολογία Ιουνίου 2017
by Konstantinos Nikas 31 Jul '19

31 Jul '19

Καλησπέρα, σας ενημερώνουμε πως στο site του μαθήματος έχει αναρτηθεί η τελική βαθμολογία για την εξεταστική του Ιουνίου 2017. Θα ανακοινώσουμε αργότερα συγκεκριμένες ημέρες της τελευταίας εβδομάδας του Αυγούστου για απορίες σχετικά με τα γραπτά και τη βαθμολογία. Καλό καλοκαίρι, Κ. -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

1 5

Προβλημα με την εκτελεση ενος configuration
by Σωτήρης Νιάρχος 12 Jul '17

12 Jul '17

Καλησπερα! Κατα την εκτελεση ενος και μονο configuration (συγκεκριμενα την εκδοση TTAS_TS του κωδικα, με 16 πυρηνες/threads στην πρωτη τοπολογια, με grain size 10) λαμβανω την εξης εξοδο: [SNIPER] Start [SNIPER] -------------------------------------------------------------------------------- [SNIPER] Sniper using Pin frontend [SNIPER] Running pre-ROI region in CACHE_ONLY mode [SNIPER] Running application ROI in DETAILED mode [SNIPER] Running post-ROI region in FAST_FORWARD mode [SNIPER] -------------------------------------------------------------------------------- [SNIPER] Enabling performance models [SNIPER] Setting instrumentation mode to DETAILED pinbin: /home/pete/sniper-6.1/common/core/memory_subsystem/parametric_dram_directory_msi/cache_cntlr.cc:1337: void ParametricDramDirectoryMSI::CacheCntlr::invalidateCacheBlock(IntPtr): Assertion `old_cstate != CacheState::MODIFIED' failed. Pin app terminated abnormally due to signal 6. [SNIPER] End [SNIPER] Elapsed time: 12.79 seconds Ως αποτελεσμα, το αρχειο sim.out ειναι κενο. Εχω μεταγλωτισσει τον κωδικα με τα σωστα flags, κι ολα τ αλλα configurations δουλευουν. Η εντολη που δινω ειναι η εξης: /home/pete/sniper-6.1/run-sniper -c ./ask4.cfg -d /home/pete/advcomparch-2016-17-ex4-helpcode/sniper_outputs/TTAS_TS_16a_10 -n 16 --roi -g perf_model/l2_cache/shared_cores=4 -g --perf_model/l3_cache/shared_cores=8 -- ./locks 16 1000 10 Τι μπορει να φταιει; Ευχαριστω εκ των προτερων!

1 0

Re: [Advcomparch] Απορία για stores σε Tomasulo
by Konstantinos Nikas 11 Jul '17

11 Jul '17

Καλησπέρα, απαντήθηκε στο πλαίσιο άλλης ερώτησης http://lists.cslab.ece.ntua.gr/pipermail/advcomparch/2017-July/001536.html Κ. 2017-07-11 12:44 GMT+03:00 Fotis Xenakis <foxen(a)windowslive.com>: > Στο 3ο θέμα της κανονικής εξεταστικής του 2011 η εκφώνηση λέει ότι "στο > στάδιο EX γίνεται τόσο ο υπολογισμός της διεύθυνσης αναφοράς όσο και η > προσπέλαση στη μνήμη". Αυτό πως > μπορεί να συμβαίνει για τα stores αφού η εγγραφή των δεδομένων στη μνήμη > συμβαίνει μετά το commit; > > _______________________________________________ > Advcomparch mailing list > Advcomparch(a)lists.cslab.ece.ntua.gr > http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch > -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

1 0

Re: [Advcomparch] Συμπεριφορά σε flush λόγω misprediction κατά την εκτέλεση store
by Konstantinos Nikas 11 Jul '17

11 Jul '17

Καλησπέρα, όπως έχουμε εξηγήσει και στο μάθημα (και φαίνεται και στην αναλυτική περιγραφή του αλγορίθμου στο βιβλίο σας), η εγγραφή στη μνήμη για τα stores πραγματοποιείται στο στάδιο Commit. Διαφορετικά θα υπήρχει περίπτωση το σύστημα να μην έχει συνεπές architectural state. Επομένως, κατά τη διάρκεια του ΕΧ (όσον αφορά τις ασκήσεις) ουσιαστικά το ST λειτουργεί σαν LD, πραγματοποιεί δηλαδή την πρόσβαση στη cache για να βεβαιωθεί ότι υπάρχει το block χωρίς να κάνει εγγραφή δεδομένων. Κ. 2017-07-11 0:19 GMT+03:00 tom6death6angel6 . <tom96meli(a)gmail.com>: > Καλησπέρα! Είδα σε προηγούμενο ποστ στη λίστα (συγκεκριμένα εδώ: > http://lists.cslab.ece.ntua.gr/pipermail/advcomparch/2014-September/001109.…) > ότι αν κατά τη διάρκεια του ΕΧ ενός load γίνει flush του pipeline λόγω > branch misprediction, η cache θα εξυπηρετήσει κανονικά το αίτημα και θα > φέρει το ζητούμενο block, ανεξαρτήτως του pipeline flush. Αν όμως είχαμε ένα > store αντί για load, με την ίδια λογική, το store θα έγραφε στην cache > garbage τιμές (που μπορεί να οδηγούσαν σε λάθος εκτέλεση του προγράμματος), > παρόλο το misprediction; Ζητώ συγγνώμη προκαταβολικά αν αυτό έχει απαντηθεί > ήδη κάπου στη λίστα, αλλά δεν βρήκα κάτι αντίστοιχο. > > _______________________________________________ > Advcomparch mailing list > Advcomparch(a)lists.cslab.ece.ntua.gr > http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch > -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

1 0

Re: [Advcomparch] Branch και πολλαπλό issue στον αλγόριθμο Tomasulo
by Konstantinos Nikas 11 Jul '17

11 Jul '17

Καλησπέρα, τονίζω ξανά ότι στις ασκήσεις για ευκολία κάνουμε διάφορες παραδοχές/απλουστεύσεις, οι οποίες προφανώς δεν ισχύουν στην πραγματικότητα. Στο συγκεκριμένο ερώτημα, δεχόμαστε ότι κατά τη δρομολόγηση ξέρουμε και την πρόβλεψη. Αν λοιπόν ο επεξεργαστής είναι superscalar και έχει τη δυνατότητα να δρομολογήσει και άλλη εντολή στον ίδιο κύκλο, θα δρομολογήσει αυτή που του λέει η πρόβλεψη. Κ. 2017-07-10 22:56 GMT+03:00 Vemmou Marina <vemmou.marina(a)gmail.com>: > Καλησπέρα, > > > > Έστω η εξής ακολουθία εντολών: > > > > L1: > > (A) ADDI R1,R1,#1 > > … > > (B) BNEZ R0,L1 > > (C) ADDD F2,F1,F0 > > > > Έστω επίσης ότι αποτελεί τμήμα κώδικα που εκτελείται σε επεξεργαστή με > δυνατότητα να κάνει issue 2 εντολές / κύκλο, και ότι με βάση τη ροή της > εκτέλεσης ο επεξεργαστής μπορεί στον κύκλο Χ να κάνει issue και την B και > την επόμενή της. Εφόσον η πρόβλεψη για μια διακλάδωση γίνεται ταυτόχρονα με > τη δρομολόγησή της, μπορούμε στον ίδιο αυτό κύκλο Χ να ξέρουμε αν μαζί με τη > Β θα δρομολογηθεί η C ή η Α, ανάλογα με τη σχετική πρόβλεψη? Ή αναγκαστικά > περιμένουμε να ολοκληρωθεί ο κύκλος X και το IS της Β για να προχωρήσουμε > στο IS μιας εκ των A,C στον κύκλο Χ+1? > > > > > > Μ.Βέμμου > > > > > _______________________________________________ > Advcomparch mailing list > Advcomparch(a)lists.cslab.ece.ntua.gr > http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch > -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

1 0

Απορία για stores σε Tomasulo
by Fotis Xenakis 11 Jul '17

11 Jul '17

Στο 3ο θέμα της κανονικής εξεταστικής του 2011 η εκφώνηση λέει ότι "στο στάδιο EX γίνεται τόσο ο υπολογισμός της διεύθυνσης αναφοράς όσο και η προσπέλαση στη μνήμη". Αυτό πως μπορεί να συμβαίνει για τα stores αφού η εγγραφή των δεδομένων στη μνήμη συμβαίνει μετά το commit;

1 0

Συμπεριφορά σε flush λόγω misprediction κατά την εκτέλεση store
by tom6death6angel6 . 10 Jul '17

10 Jul '17

Καλησπέρα! Είδα σε προηγούμενο ποστ στη λίστα (συγκεκριμένα εδώ: http://lists.cslab.ece.ntua.gr/pipermail/advcomparch/2014-September/001109.…) ότι αν κατά τη διάρκεια του ΕΧ ενός load γίνει flush του pipeline λόγω branch misprediction, η cache θα εξυπηρετήσει κανονικά το αίτημα και θα φέρει το ζητούμενο block, ανεξαρτήτως του pipeline flush. Αν όμως είχαμε ένα store αντί για load, με την ίδια λογική, το store θα έγραφε στην cache garbage τιμές (που μπορεί να οδηγούσαν σε λάθος εκτέλεση του προγράμματος), παρόλο το misprediction; Ζητώ συγγνώμη προκαταβολικά αν αυτό έχει απαντηθεί ήδη κάπου στη λίστα, αλλά δεν βρήκα κάτι αντίστοιχο.

1 0

Branch και πολλαπλό issue στον αλγόριθμο Tomasulo
by Vemmou Marina 10 Jul '17

10 Jul '17

Καλησπέρα, Έστω η εξής ακολουθία εντολών: L1: (A) ADDI R1,R1,#1 … (B) BNEZ R0,L1 (C) ADDD F2,F1,F0 Έστω επίσης ότι αποτελεί τμήμα κώδικα που εκτελείται σε επεξεργαστή με δυνατότητα να κάνει issue 2 εντολές / κύκλο, και ότι με βάση τη ροή της εκτέλεσης ο επεξεργαστής μπορεί στον κύκλο Χ να κάνει issue και την B και την επόμενή της. Εφόσον η πρόβλεψη για μια διακλάδωση γίνεται ταυτόχρονα με τη δρομολόγησή της, μπορούμε στον ίδιο αυτό κύκλο Χ να ξέρουμε αν μαζί με τη Β θα δρομολογηθεί η C ή η Α, ανάλογα με τη σχετική πρόβλεψη? Ή αναγκαστικά περιμένουμε να ολοκληρωθεί ο κύκλος X και το IS της Β για να προχωρήσουμε στο IS μιας εκ των A,C στον κύκλο Χ+1? Μ.Βέμμου

1 0

Ανανεωμένη εκφώνηση 4ης άσκησης
by Dimitris Siakavaras 04 Jul '17

04 Jul '17

Καλησπέρα, Στην ιστοσελίδα του μαθήματος έχει ανέβει ανανεωμένη έκδοση της εκφώνησης της 4ης άσκησης. Η μοναδική αλλαγή που έγινε αφορά τα σχήματα της σελίδας 5 όπου ένα από τα σχήματα προηγουμένως περιελάμβανε λανθασμένα 32 επεξεργαστές αντί για 16. -- Δημήτρης

1 0

2026

2025

2024

2023

2022

2021

2020

2019

2018

2017

2016

2015

2014

2013

2012

2011

2010

2009

2008

Advcomparch July 2017