Advcomparch

advcomparch@lists.cslab.ece.ntua.gr

1109 discussions

Θέματα Ιουλίου 2008 - Θέμα 1ο, Α, ii)
by Βασιλης Παπαιωαννου 20 Oct '11

20 Oct '11

Θέματα Ιουλίου 2008 - Θέμα 1ο, Α, ii) Σύμφωνα, με τις λύσεις δεν θα επιλέγοταν αύξηση του μεγέθους της κρυφής μνήμης, γιατί "Το σύστημα έχει ήδη αρκέτη μνήμη για να χωρέσει το working set των εφαρμογών, επομένως δε θα βλέπαμε σημαντική μείωση των miss rates". Όμως, κάθε δεδομένο καταλαμβάνει το 25% της μνήμης. Δεν έχω οπότε στοχίες, γιατί α) η μνήμη χωρά το πολύ 4 στοιχεία κι άρα υπάρχει θέμα χωρητικότητας και β) το ένα δεδομένο να διώχνει το άλλο λόγω απεικόνισης τους στο ίδιο τμήμα της μνήμης;

2 1

Βαθμοί Ιουλίου 2011
by Nikos Anastopoulos 24 Jul '11

24 Jul '11

Καλησπέρα, ανακοινώθηκαν οι βαθμοί της κανονικής εξέτασης του Ιουλίου 2011. Μπορείτε να τους βρείτε στο site του μαθήματος: http://www.cslab.ece.ntua.gr/courses/advcomparch/grades.go Για απορίες-ερωτήσεις, Τρίτη 26/07 και Τετάρτη 27/07, 14:00-16:00, γραφείο 21.46. Ν.

1 0

RMO
by Βασιλης Παπαιωαννου 17 Jul '11

17 Jul '11

Γίνεται στο μοντέλο αυτό κάποιες εντολές να μην εκτελεστούν; Μπορεί για παράδειγμα ο κώδικας του Χ επεξεργαστή να ξεκινά να εκτελείται από την 3η εντολή και τελικά να μην εκτελούνται ποτέ η πρώτη και η δεύτερη εντολή; Ή απαραίτητα εκτελούνται όλες οι εντολές, όσες επιτρέπει ο κώδικας;

1 0

Απορίες στην 4η άσκηση - προσομοίωση
by ΒΥΡΩΝΑΣ ΔΟΚΙΜΑΚΗΣ 14 Jul '11

14 Jul '11

Καλησπέρα, Θα ήθελα να μου λύσετε μια απορία σχετικά με την εκφώνηση της 4ης άσκησης. Λέει στο Α.2.3 : *Καθώς οι caches έχουν μηδενικούς χρόνους πρόσβασης, ο αριθμός των κύκλων που δίνει ο simics* *για την εκτέλεση μιας περιοχής ενδιαφέροντος δεν είναι σωστός. Για αυτό τον λόγο απαιτείται ένα* *μοντέλο απόδοσης το οποίο θα προσεγγίζει με μεγαλύτερη ακρίβεια τον πραγματικό αριθμό* *απαιτούμενων κύκλων. * *Το μοντέλο του simics για τις x86 αρχιτεκτονικές είναι ένας in-order επεξεργαστής με IPC=1. Εμείς* *θεωρούμε ότι οι εντολές πρόσβασης στις caches πρώτου επιπέδου δεν προκαλούν καθυστέρηση* *εφόσον είναι hits. Κάθε miss στις L1 στοιχίζει 10 κύκλους και κάθε miss στην L2 200 κύκλους* *αντίστοιχα. Επομένως, ο συνολικός αριθμός των κύκλων μπορεί να προσεγγιστεί ως εξής :* *Cycles = Instructions + (L1D_misses+L1I_misses) * L1_penalty + L2_misses * L2_penalty* *Για τον υπολογισμό των συνολικών εντολών που εκτελέστηκαν χρησιμοποιήστε το μέγεθος* *"Instruction fetch transactions" από τα στατιστικά της instruction cache.* * * Από τα παραπάνω εξάγω το συμπέρασμα ότι δεν θα χρησιμοποιήσουμε την ptime, όπως στην άσκηση1, για να μετρήσουμε τους κύκλους, αλλά θα τους υπολογίσουμε με βάση τα υπόλοιπα (έγκυρα) στατιστικά, με χρήση του τύπου που μας δίνει η εκφώνηση. Πιο πριν όμως, διαβάζω *5. Στο πρώτο σημείο διακοπής της εκτέλεσης, φορτώνετε την ιεραρχία της μνήμης, η οποία* *δίνεται στο Παράρτημα B και συνεχίζετε την εκτέλεση (αφού λάβετε τα αναγκαία στατιστικά).* *a. simics> run-command-file cache-hierarcy.simics* *b. simics> c* *6. Το δεύτερο σημείο διακοπής της εκτέλεσης σηματοδοτεί το τέλος της προσομοίωσης.* *Επομένως συγκεντρώνετε τα στατιστικά που σας ενδιαφέρουν και προχωράτε στην επόμενη* *περίπτωση.* * * Και αναρωτιέμαι τι νόημα έχει η συλλογή στατιστικών, σε σημείο όπου δεν έχει ξεκινήσει η εκτέλεση του τμήματος κώδικα που μας ενδιαφέρει, και που είναι κοινό για όλες τις αναδιατάξεις που δοκιμάζουμε. Υπάρχει κάποιο χρήσιμο στατιστικό στοιχείο που πρέπει να συλλέξουμε εκεί; κι αν ναι, που θα το χρησιμοποιήσουμε; Και κάτι τελευταίο: η απόδοση μιας αναδιάταξης κρίνεται μόνο με βάση την παράμετρο Cycles? αν δηλαδή μια αναδιάταξη δίνει λιγότερους κύκλους, αλλά έχει καλύτερα miss rates από μια άλλη, θα την θεωρήσουμε "καλύτερη"; Ευχαριστώ για το χρόνο σας, Δοκιμάκης Βύρωνας

2 2

Β.2
by Iliana Karampasiadi 14 Jul '11

14 Jul '11

Στο Β.2 ποιες εντολές αποτελούν αναφορά στη μνήμη;;;;

3 3

4.B.2 barriers
by Carl Barks 12 Jul '11

12 Jul '11

Όταν λέτε να χρησιμοποιήσουμε memory barriers εννοείται fences όπως στο παράδειγμα με τo head/tail στις διαφάνειες ή τύπου SYNCH ; Ευχαριστώ.

2 1

Αναδιατάξεις στο 4.B.2
by Carl Barks 12 Jul '11

12 Jul '11

Μπορούμε να θεωρήσουμε την αναδιάταξη στον p1:ΚΏΔΙΚΑΣ: ΕΠΙΛΟΓΉ ΌΛΩΝflag=1X=1Y=2να πάει δηλαδή το flag πάνω απο τα Χ,Υ ;Επίσης, γίνεται να πάρουμε εντολές μετά τα while και να τις βάλουμε πρίν;πχ p1ΚΏΔΙΚΑΣ: ΕΠΙΛΟΓΉ ΌΛΩΝr1=Χr2=Ζwhile;;Ευχαριστώ

2 1

4.B.2
by Carl Barks 12 Jul '11

12 Jul '11

Ζητάτε: 2. Ποιοι από αυτούς τους συνδυασμούς μπορούν να εμφανιστούν με sequential consistency; Εννοείται προφανώς με τον κώδικα όπως είναι και όχι με κάποια αναδιάταξη που θα έχουμε κάνει για να βρούμε πιθανά αποτελέσματα για το 1. Σωστά; Ευχαριστώ.

2 1

4.B.1
by Carl Barks 12 Jul '11

12 Jul '11

Μία ερώτηση για το MESI στο 4.Β.1 Ο P0 κάνει:1. P0: read 0B5Cοπότε φέρνει στην cache το set αυτό (B5) και είναι στην κατάσταση Ε Μετά ο P1 κάνει:2. P1: read 0B54 Θα ήθελα να ρωτήσω άν τώρα θα πάνε και ο P0 και ο P1 στην κατάσταση S επειδή διαβάζουν από το ίδιο set ή θα πάνε ο καθένας σε μία κατάσταση Ε επειδή ο καθένας διαβάζει ναι μεν απο το ίδο(Β5) σετ αλλά από διαφορετικό κομμάτι του Data(P0:C / P1:4). Υποθέτω το 1ο αλλά δεν είμαι και σίγουρος. Ευχαριστώ.

2 1

Διευκρίνηση πάνω στην 4η άσκηση
by George Marinellis 12 Jul '11

12 Jul '11

Παρατηρώντας την περυσινή εκφώνηση της 4ης άσκησης αναφέρεται πως δεν μας ενδιαφέρει η I-cache γι'αυτό και δεν πειράζουμε το instruction-fetch-mode και το istc.Αυτή η διαφοροποίηση έχει κάποιο διαφορά στα στατιστικά της I-cache?Ο αριθμός των instructions βρίσκεται πάλι από τα fetches της I-cache? Εν ολίγης αν μπορούσατε να εξηγήσετε αυτή τη διαφοροποίηση στις εκφωνήσεις των δύο τελευταίων χρόνων....?

2 1

Jump to page:

2026

2025

2024

2023

2022

2021

2020

2019

2018

2017

2016

2015

2014

2013

2012

2011

2010

2009

2008

Advcomparch