Advcomparch

advcomparch@lists.cslab.ece.ntua.gr

1109 discussions

Re: [Advcomparch] Ερώτηση για θέματα coherence
by Konstantinos Nikas 29 Jun '11

29 Jun '11

Καλησπέρα, εξαρτάται από το θέμα :-). Μπορείτε όμως κάποια βασικά (π.χ. MSI, MESI) να τα έχετε στην κόλλα Α4 που μπορείτε να έχετε μαζί σας. Κ. On 06/29/2011 08:16 PM, George-Michael Mourtzilas wrote: > Αν τυχόν υπάρξει στις εξετάσεις κάποιο θέμα με coherence, θα μας > δίνεται το διάγραμμα καταστάσεων (όπως δίνεται π.χ. στα θέματα με > τους predictors). Ρωτώ γιατί δεν έχουν ξαναμπεί τέτοια θέματα στα > Προηγμένα. Ευχαριστώ > > ΥΓ: Δεν ξέρω αν προηγούμενο email μου πήγε ή όχι στη λίστα, γι'αυτό > σας το στέλνω προσωπικά. Αν δεν έχει πάει στη λίστα το προηγούμενο > email μου, αν μπορείτε να το βάλετε εσείς... -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

1 0

Απορίες σε θέματα 2Α Ιουλ,Σεπ 2010
by Kostas Piqion 29 Jun '11

29 Jun '11

Στο θέμα 2.Α Σεπ 2010 μπορείτε να εξηγήσετε τη λειτουργία του (1,1) global history predictor και το σκεπτικό με το οποίο παίρνει τις αντίστοιχες τιμές; Επίσης, στο θέμα 2.Α Ιουλ 2010 μπορείτε να εξηγήσετε πως προκύπτει το 0<=value<=6 στο ii καθώς και το αποτέλεσμα του iii;

2 1

τεχνική blocking
by chris verginis 29 Jun '11

29 Jun '11

Καλημέρα, Η τεχνική του blocking οφελεί μόνο όταν έχουμε fully-associative caches ? Ή εξαρτάται κάθε φορά από την περίπτωση ?? Επίσης, όταν έχουμε μονοδιάστατους πίνακες, δουλεύουμε με τον ίδιο τρόπο για να βρούμε το μέγεθος του B στην τεχνική αυτή ? Ευχαριστώ

2 1

Μετάβαση από SM σε SC (Dragon)
by Φιλντισης Παναγιωτης 29 Jun '11

29 Jun '11

Καλημέρα. Στη διαφάνεια του FSM για το dragon write back update protocol, η μετάβαση από SM σε SC λέει BusUpd/Update. Αυτό σημαίνει ότι το block της cache 1 (π.χ.) που ήταν σε SM κατάσταση, όταν ενημερώνεται για αλλαγή της τιμής του block αυτού από κάποιον άλλο επεξεργαστή, τότε γίνεται SC ενώ αντίστοιχα το block της cache του άλλου επεξεργαστή μεταβάλλεται από SC σε SM, σωστά ; Αυτό γίνεται για να αποφύγουμε τον κίνδυνο να έχουμε για το ίδιο block 2 caches σε SM κατάσταση ; Ευχαριστώ πολύ Φιλντίσης Παναγιώτης

2 1

Θεμα 2 Γ i - Ιούλιος 2010
by Carl Barks 29 Jun '11

29 Jun '11

Γιατί θεωρούμε ότι ο 1-bit κάνει 2 mispredictions; Το μόνο που νομίζω ότι στέκει ήταν αν υποθέσουμε ότι είναι αρχικοποιημένος στο 1 ( Τ ) και γι αυτό κάνει misspred στην πρώτη επανάληψη.Αν θεωρήσουμε 1-bit αρχικοποιημένο στο 0 (ΝΤ) δέν θα έχει το ίδιο missprediction rate με τον 2-bit και άρα θα επιλέξουμε αυτόν; Ευχαριστώ.

2 2

Θέμα 2-A-iii Ιούλιος 2010
by Dimtirios Rodopoulos 28 Jun '11

28 Jun '11

Καλησπέρα, Στις λύσεις του 2ου Θέματος Ιουλίου 2010, ερώτημα Α(iii), γιατί αποκλείουμε το ενδεχόμενο ο BHR να έχει τιμή 111; Ευχαριστώ

2 1

Re: [Advcomparch] Ερώτηση σχετικά με 4η άσκηση - B.2
by Konstantinos Nikas 28 Jun '11

28 Jun '11

Καταρχάς στη συγκεκριμένη άσκηση υποθέτουμε RMO, οπότε δεν έχει σημασία η θέση στον κώδικα (και το πινακάκι) μιας και επιτρέπεται η αναδιατάξη των εντολών. Οπότε για να βρείτε τις πιθανές τιμές, θα πρέπει να εξετάσετε και τις 2 περιπτώσεις. Γενικότερα όμως (σε άλλες περιπτώσεις/ασκήσεις), αν δεν υπάρχει κάτι που να δείχνει ότι μόνο μια τιμή είναι δυνατή (πχ. SC, συγχρονισμός κτλ) τότε θα πρέπει να εξετάζετε όλες τις περιπτώσεις. Κ. On 06/28/2011 10:20 PM, ΒΥΡΩΝΑΣ ΔΟΚΙΜΑΚΗΣ wrote: > Ναι αλλά το θέμα είναι ότι όταν οι 2 εντολές είναι απέναντι, στο > πινακάκι, δηλαδή εκτελούνται στον ίδιο κύκλο στους 2 επεξεργαστές, τότε > δεν ξέρουμε ποια θα εκτελεστεί πρώτη. Εκτός κι αν υπονοείται ότι θα > πάρουμε 2 περιπτώσεις για την πιθανότητα αυτή. > > Στις 28 Ιουνίου 2011 10:14 μ.μ., ο χρήστης Konstantinos Nikas > <knikas(a)cslab.ece.ntua.gr <mailto:knikas@cslab.ece.ntua.gr>> έγραψε: > > Καλησπέρα, > > > On 06/28/2011 09:39 PM, ΒΥΡΩΝΑΣ ΔΟΚΙΜΑΚΗΣ wrote: > > Καλησπέρα, > > Θα ήθελα να ρωτήσω τι γίνεται όταν 2 εντολές που αφορούν την > ίδια θέση > μνήμης, εκτελούνται παράλληλα στους p1, p2. Δηλαδή αν έχω μια > αναδιάταξη > εντολών μνήμης, τέτοια ώστε οι εντολές r2=Z και Z=3 να βρίσκονται > απέναντι, ξέρουμε ποιο θα είναι το αποτέλεσμα? ο r2 για ποια > τιμή του Ζ > θα ενημερωθεί? > > Υποθέτω, με βάση τα του cache coherence, ότι είναι θέμα "τύχης" > και έχει > να κάνει με το ποιος θα πάρει πρώτος πρόσβαση στο διάδρομο αλλά τότε > καταλήγω στο ότι η παραπάνω κατάσταση έχει απροσδιόριστο > αποτέλεσμα για > την τιμή του r2. > > > > Ακριβώς, το αποτέλεσμα εξαρτάται από το ποιος θα πάρει πρώτος > πρόσβαση στο διάδρομο. Το οποίο είναι ακόμα πιο πολύπλοκο αν δεν > έχουμε διάδρομο, αλλά ένα άλλο interconnection network. > > Ακριβώς για αυτο το λόγο, αν ο προγραμματιστής θέλει να είναι > σίγουρος ότι διαβάζει κάποια συγκεκριμένη τιμή, θα πρέπει να > φροντίσει για την κατάλληλη υλοποίηση σχημάτων συγχρονισμού > λαμβάνοντας υπόψη βέβαια και το consistency model του συστήματος. > > Όσον αφορά την άσκηση, δεν νομίζω ότι υπάρχει κάποια απροσδιοριστία. > Αν ο r2=Z εκτελεστεί πριν το Ζ=3 (δηλ. πάρει πρώτος τον διάδρομο) > τότε θα πάρει την τιμή 0 (αφού όλες οι μεταβλητές είναι > αρχικοποιημένες στο 0), διαφορετικά την τιμή 3. > > Κ. > > -- > Dr. Konstantinos Nikas > Computing Systems Laboratory > School of Electrical and Computer Engineering > National Technical University of Athens > > Tel: +30-210-7724159 > e-mail: knikas(a)cslab.ece.ntua.gr <mailto:knikas@cslab.ece.ntua.gr> > http://www.cslab.ece.ntua.gr/~__knikas > <http://www.cslab.ece.ntua.gr/~knikas> > _________________________________________________ > Advcomparch mailing list > Advcomparch(a)lists.cslab.ece.__ntua.gr > <mailto:Advcomparch@lists.cslab.ece.ntua.gr> > http://lists.cslab.ece.ntua.__gr/mailman/listinfo/__advcomparch > <http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch> > > -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

2 1

Tomasulo
by THANOS DOMETIOS 28 Jun '11

28 Jun '11

Καλησπέρα, Στα θεματα που αφορουν τον αλγόριθμο Tomasulo στο στάδιο ΕΧ όταν δύο εντολές θέλουν το ίδιο FU την ίδια χρονική στιγμή, θα το πάρει η εντολή που έγινε πρώτη issue ή αυτή που το ζήτησε πρώτο? Αν δεν αναφέρεται κάτι, τι να υποθέσουμε απο τα δύο? Ευχαριστώ

3 2

Ερώτηση πάνω στη χρήση των FU
by George Marinellis 28 Jun '11

28 Jun '11

Καλησπέρα, Εμένα η ερώτησή μου είναι πάνω στο εξής. Υποθέτουμε τις εξής τρεις εντολές και οι οποίες δρομολογούνται με τον ακόλουθο τροπο στον αλγ Τomasulo(Σεπτ-2010) ΟP IS EX WR CMT ADDI R2, R2, #8 || 17 18 20 27 || CDB conflict ADDI R1, R1, #1 ||18 19 21 28 || CDB conflict SUBI R5, R5, #1 ||19 20 23 29 ||CDB conflict Με ένα non-pipelined int FU.Στον κύκλο 18 ολοκληρώνεται η πρώτη ADDI όμως δεν μπορεί να κάνει broadcast.Συνεπώς η εντολή δεν stall-αρει μες το FU??Πως εισέρχεται στην ίδια-μονάδα η επόμενη εντολή.??

3 3

Αναδιάταξη εντολών στο Β.2 - Άσκηση 4
by ΒΥΡΩΝΑΣ ΔΟΚΙΜΑΚΗΣ 28 Jun '11

28 Jun '11

Καλησπέρα, Έχω άλλη μια ερώτηση σχετικά με το υποερώτημα Β.2. Στην επεξήγηση του RMM αναφέρεται ότι "οποιεσδήποτε 2 αναφορές μνήμης μπορούν να αναδιαταχθούν μεταξύ τους, αρκεί να αφορούν διαφορετικές θέσεις μνήμης". Ήθελα να ρωτήσω, αν στις αναδιατάξεις που καλούμαστε να κάνουμε θα πρέπει να λάβουμε υπόψιν μας την ύπαρξη των εντολών while. Με άλλα λόγια, τα while δρουν σαν fences, ή επειδή δεν υπάρχει κάποια ειδική εντολή (SYNCH?) μπορούμε να τα υπερπηδήσουμε και να μεταφέρουμε μια εντολή μνήμης οπουδήποτε θέλουμε, τηρουμένων των περιορισμών του RMM? Ευχαριστώ, Δοκιμάκης Βύρωνας

2 1

Jump to page:

2026

2025

2024

2023

2022

2021

2020

2019

2018

2017

2016

2015

2014

2013

2012

2011

2010

2009

2008

Advcomparch