Advcomparch June 2011

advcomparch@lists.cslab.ece.ntua.gr

22 participants
34 discussions

Re: [Advcomparch] Ερώτηση σχετικά με 4η άσκηση - B.2
by Konstantinos Nikas 28 Jun '11

28 Jun '11

Καταρχάς στη συγκεκριμένη άσκηση υποθέτουμε RMO, οπότε δεν έχει σημασία η θέση στον κώδικα (και το πινακάκι) μιας και επιτρέπεται η αναδιατάξη των εντολών. Οπότε για να βρείτε τις πιθανές τιμές, θα πρέπει να εξετάσετε και τις 2 περιπτώσεις. Γενικότερα όμως (σε άλλες περιπτώσεις/ασκήσεις), αν δεν υπάρχει κάτι που να δείχνει ότι μόνο μια τιμή είναι δυνατή (πχ. SC, συγχρονισμός κτλ) τότε θα πρέπει να εξετάζετε όλες τις περιπτώσεις. Κ. On 06/28/2011 10:20 PM, ΒΥΡΩΝΑΣ ΔΟΚΙΜΑΚΗΣ wrote: > Ναι αλλά το θέμα είναι ότι όταν οι 2 εντολές είναι απέναντι, στο > πινακάκι, δηλαδή εκτελούνται στον ίδιο κύκλο στους 2 επεξεργαστές, τότε > δεν ξέρουμε ποια θα εκτελεστεί πρώτη. Εκτός κι αν υπονοείται ότι θα > πάρουμε 2 περιπτώσεις για την πιθανότητα αυτή. > > Στις 28 Ιουνίου 2011 10:14 μ.μ., ο χρήστης Konstantinos Nikas > <knikas(a)cslab.ece.ntua.gr <mailto:knikas@cslab.ece.ntua.gr>> έγραψε: > > Καλησπέρα, > > > On 06/28/2011 09:39 PM, ΒΥΡΩΝΑΣ ΔΟΚΙΜΑΚΗΣ wrote: > > Καλησπέρα, > > Θα ήθελα να ρωτήσω τι γίνεται όταν 2 εντολές που αφορούν την > ίδια θέση > μνήμης, εκτελούνται παράλληλα στους p1, p2. Δηλαδή αν έχω μια > αναδιάταξη > εντολών μνήμης, τέτοια ώστε οι εντολές r2=Z και Z=3 να βρίσκονται > απέναντι, ξέρουμε ποιο θα είναι το αποτέλεσμα? ο r2 για ποια > τιμή του Ζ > θα ενημερωθεί? > > Υποθέτω, με βάση τα του cache coherence, ότι είναι θέμα "τύχης" > και έχει > να κάνει με το ποιος θα πάρει πρώτος πρόσβαση στο διάδρομο αλλά τότε > καταλήγω στο ότι η παραπάνω κατάσταση έχει απροσδιόριστο > αποτέλεσμα για > την τιμή του r2. > > > > Ακριβώς, το αποτέλεσμα εξαρτάται από το ποιος θα πάρει πρώτος > πρόσβαση στο διάδρομο. Το οποίο είναι ακόμα πιο πολύπλοκο αν δεν > έχουμε διάδρομο, αλλά ένα άλλο interconnection network. > > Ακριβώς για αυτο το λόγο, αν ο προγραμματιστής θέλει να είναι > σίγουρος ότι διαβάζει κάποια συγκεκριμένη τιμή, θα πρέπει να > φροντίσει για την κατάλληλη υλοποίηση σχημάτων συγχρονισμού > λαμβάνοντας υπόψη βέβαια και το consistency model του συστήματος. > > Όσον αφορά την άσκηση, δεν νομίζω ότι υπάρχει κάποια απροσδιοριστία. > Αν ο r2=Z εκτελεστεί πριν το Ζ=3 (δηλ. πάρει πρώτος τον διάδρομο) > τότε θα πάρει την τιμή 0 (αφού όλες οι μεταβλητές είναι > αρχικοποιημένες στο 0), διαφορετικά την τιμή 3. > > Κ. > > -- > Dr. Konstantinos Nikas > Computing Systems Laboratory > School of Electrical and Computer Engineering > National Technical University of Athens > > Tel: +30-210-7724159 > e-mail: knikas(a)cslab.ece.ntua.gr <mailto:knikas@cslab.ece.ntua.gr> > http://www.cslab.ece.ntua.gr/~__knikas > <http://www.cslab.ece.ntua.gr/~knikas> > _________________________________________________ > Advcomparch mailing list > Advcomparch(a)lists.cslab.ece.__ntua.gr > <mailto:Advcomparch@lists.cslab.ece.ntua.gr> > http://lists.cslab.ece.ntua.__gr/mailman/listinfo/__advcomparch > <http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch> > > -- Dr. Konstantinos Nikas Computing Systems Laboratory School of Electrical and Computer Engineering National Technical University of Athens Tel: +30-210-7724159 e-mail: knikas(a)cslab.ece.ntua.gr http://www.cslab.ece.ntua.gr/~knikas

2 1

Tomasulo
by THANOS DOMETIOS 28 Jun '11

28 Jun '11

Καλησπέρα, Στα θεματα που αφορουν τον αλγόριθμο Tomasulo στο στάδιο ΕΧ όταν δύο εντολές θέλουν το ίδιο FU την ίδια χρονική στιγμή, θα το πάρει η εντολή που έγινε πρώτη issue ή αυτή που το ζήτησε πρώτο? Αν δεν αναφέρεται κάτι, τι να υποθέσουμε απο τα δύο? Ευχαριστώ

3 2

Ερώτηση πάνω στη χρήση των FU
by George Marinellis 28 Jun '11

28 Jun '11

Καλησπέρα, Εμένα η ερώτησή μου είναι πάνω στο εξής. Υποθέτουμε τις εξής τρεις εντολές και οι οποίες δρομολογούνται με τον ακόλουθο τροπο στον αλγ Τomasulo(Σεπτ-2010) ΟP IS EX WR CMT ADDI R2, R2, #8 || 17 18 20 27 || CDB conflict ADDI R1, R1, #1 ||18 19 21 28 || CDB conflict SUBI R5, R5, #1 ||19 20 23 29 ||CDB conflict Με ένα non-pipelined int FU.Στον κύκλο 18 ολοκληρώνεται η πρώτη ADDI όμως δεν μπορεί να κάνει broadcast.Συνεπώς η εντολή δεν stall-αρει μες το FU??Πως εισέρχεται στην ίδια-μονάδα η επόμενη εντολή.??

3 3

Αναδιάταξη εντολών στο Β.2 - Άσκηση 4
by ΒΥΡΩΝΑΣ ΔΟΚΙΜΑΚΗΣ 28 Jun '11

28 Jun '11

Καλησπέρα, Έχω άλλη μια ερώτηση σχετικά με το υποερώτημα Β.2. Στην επεξήγηση του RMM αναφέρεται ότι "οποιεσδήποτε 2 αναφορές μνήμης μπορούν να αναδιαταχθούν μεταξύ τους, αρκεί να αφορούν διαφορετικές θέσεις μνήμης". Ήθελα να ρωτήσω, αν στις αναδιατάξεις που καλούμαστε να κάνουμε θα πρέπει να λάβουμε υπόψιν μας την ύπαρξη των εντολών while. Με άλλα λόγια, τα while δρουν σαν fences, ή επειδή δεν υπάρχει κάποια ειδική εντολή (SYNCH?) μπορούμε να τα υπερπηδήσουμε και να μεταφέρουμε μια εντολή μνήμης οπουδήποτε θέλουμε, τηρουμένων των περιορισμών του RMM? Ευχαριστώ, Δοκιμάκης Βύρωνας

2 1

themata iouliou 2010 4o Prefetching
by George Chatzikonstantis 28 Jun '11

28 Jun '11

Καλησπέρα, Έχω πολλές απορίες σχετικά με το hardware prefetching που εμφανίζεται στο ιουλιος 2010 4βiii συνεπώς ήλπιζα να εξηγήσετε λίγο καλύτερα την άσκηση.Στα loops όπου η στήλη είναι πολ\σιο του 8 και δεν εχουμε αλλάξει γραμμή, τελικά η σωστή απάντηση είναι mmh ή mmm? Διότι δε βλέπω πως έχουμε το block με το δεδομένο Α[1][8] εφόσον αυτό έχει γίνει prefetched πολλές επαναλήψεις πίσω. Αν έχουμε μόνο μία θέση για blocks στον prefetching buffer τότε δε θα πρεπε να μπορούμε να το βρούμε εκεί.Όταν αλλάζει η γραμμή, γιατί έχουμε mhh? Ολη η γραμμή Α[1] βρίσκεται στην cache συνεπώς θα έπρεπε να έχουμε hit στο πρώτο. Το δεύτερο το έχουμε λόγω prefetching και το δεύτερο βρίσκεται στην cache, άρα hhh.Στην επόμενο loop γιατί έχουμε mmh? Αν το Α[30] το διαβάσαμε από το prefetching buffer τότε το Α[10]-Α[11] θα έπρεπε να είναι ακόμα στην cache - εκτός κι αν σε hit από τον prefetching buffer φέρνουμε το block στην cache. Ευχαριστώ εκ των προτέρων! Σόρρυ για το προηγούμενο mail σε λάθος διεύθυνση.

2 1

Ερώτηση σχετικά με 4η άσκηση - B.2
by ΒΥΡΩΝΑΣ ΔΟΚΙΜΑΚΗΣ 28 Jun '11

28 Jun '11

Καλησπέρα, Θα ήθελα να ρωτήσω τι γίνεται όταν 2 εντολές που αφορούν την ίδια θέση μνήμης, εκτελούνται παράλληλα στους p1, p2. Δηλαδή αν έχω μια αναδιάταξη εντολών μνήμης, τέτοια ώστε οι εντολές r2=Z και Z=3 να βρίσκονται απέναντι, ξέρουμε ποιο θα είναι το αποτέλεσμα? ο r2 για ποια τιμή του Ζ θα ενημερωθεί? Υποθέτω, με βάση τα του cache coherence, ότι είναι θέμα "τύχης" και έχει να κάνει με το ποιος θα πάρει πρώτος πρόσβαση στο διάδρομο αλλά τότε καταλήγω στο ότι η παραπάνω κατάσταση έχει απροσδιόριστο αποτέλεσμα για την τιμή του r2. Ευχαριστώ, Δοκιμάκης Βύρωνας

2 1

Απορία πάνω σε ασκ.4.Β.1
by Kostas Piqion 28 Jun '11

28 Jun '11

Στην 4η εργασία για παράδοση,πως λειτουργεί το πρωτόκολλο LRU σε σχέση με τους 2 processors;Δηλαδή,αν ένα block (έστω Χ) χρησιμοποιηθεί από τον processor 0 και στην επόμενη εντολή πρέπει στην cache του processor 1 να αντικατασταθεί ένα block,ποιό θα αντικατασταθεί,αυτό που χρησιμοποιήθηκε τελευταίο γενικά (block X) ή αυτό που χρησιμοποιήθηκε τελευταίο από τον processor 1;

2 1

themata iouliou 2010 4o
by Mixalis Anastasiou 28 Jun '11

28 Jun '11

Να ρωτησω κατι για το θεμα 4 στις εξετασεις ιουλιου 2010...Απο οτι εχω καταλαβει η cache θα εχει 64 cache lines(0-63) με το καθε cache line να εχει 8 θεσεις.Στην πρωτη επνάληψη επειδη είναι directed map θα φέρει στο πρώτο cache line τις τιμές α[0], α[64], α[128], α[192], α[256] ,...a[512])για την αναγνωση του α[0][0].Oυσιαστικα θα εχεις μεσα και την α00 και την α10 και την α20.Οταν κανει write allocate γιατί κανει compalssory ενώ ειναι είδη μέσα(γραφει στην μνημη και μετα στην cache όταν λεμε κάνει χώρο διαγράφει αυτά που είχε μεσα?και απο κατω γιατι κανει conflicts kai meta hit?

2 1

Misses, Long, Θέμα 1Β Ιούλιος 2010
by Βασιλης Παπαιωαννου 28 Jun '11

28 Jun '11

Χαίρετε, 1. θα ήθελα να εξηγήσετε πως εξάγεται το μέγεθος της μνήμης στο θέμα 1Β του Ιουλίου του 2010. 2. από όσο ξέρω το μέγεθος των διαφόρων τύπων long, int εξαρτάται π.χ από το σύστημα και δεν είναι το ίδιο πάντα. Όταν δεν δίνεται ρητά οτι το μέγεθος ενός τύπου είναι Α bytes, τί θα υποθέτουμε; Π.χ. στο διαδικτύο αναφέρεται το μέγεθος του long = 4 bytes, ενώ στο θέμα 1Β Ιούλιος 2010 φαίνεται long = 8 bytes. 3. εξηγείτε παρακαλώ το νόημα των capacity misses σε μια μνήμη απευθείας απεικόνισης, συσχετιστική και πλήρως συσχετιστική;

2 1

απορία επί λυμένου θέματος
by chris verginis 27 Jun '11

27 Jun '11

Αρχικά, αναφορικά με το θέμα που τέθηκε για το 2-way associativity με LRU πολιτική αντικατάστασης σε μία προηγούμενη ερώτηση στη λίστα, ήθελα να ρωτήσω το εξής: Έχουμε ένα set με 2 blocks που έχει δεδομένα μόνο στο πρώτο. Και έρχεται ένα άλλο data block από την μνήμη που αντιστοιχεί στο ίδιο set και αντικαθιστά το ίδιο block του set (ενώ το 2ο block είναι κενό) επειδή, όπως είπατε, έχουμε LRU πολιτική αντικατάστασης. Όμως, η πολιτική αντικατάστασης δεν έχει επίδραση ΜΟΝΟ όταν είναι γεμάτο το αντίστοιχο set ? (ή μία γεμάτη fully-associative cache?) Αν έχει άδεια θέση το set που θέλει να πάει, γιατί να μην το βάλει εκεί και πρέπει να εκτοπίσει το πρώτο ??? Δεύτερον, όταν έχουμε ένα block σε invalid mode (για το coherence), αυτό σημαίνει οτι το αντίστοιχο block είναι κενό, σωστά? Επομένως, αν έρθει ένα καινούριο data block που πρέπει να μπει στο ίδιο set( πχ σε μία 2-way associative), τότε θα μπει σε αυτό το invalid block, ή η θέση αυτή θεωρείται πιασμένη (και απλά invalid) οπότε το νέο data block θα πρέπει να μπει στην άλλη γραμμή του set ? Ευχαριστώ

3 3

2026

2025

2024

2023

2022

2021

2020

2019

2018

2017

2016

2015

2014

2013

2012

2011

2010

2009

2008

Advcomparch June 2011