[Advcomparch] Παράμετροι Latencies σε cache και TLB

[Konstantinos Nikas]

Καλημέρα,

ο κώδικας του simulator περιέχει ενδεικτικές τιμές για το latency.
Προφανώς και πρέπει να βάλετε τις σωστές τιμές.

Κ.

On Sun, 24 Mar 2019 at 20:36, Nikitas Theodoropoulos
<nikitastheodorop at gmail.com> wrote:
>
> Καλησπέρα,
>
> Παρατήρησα οτι στην εκφώνηση δίνονται παράμετροι:
> L1 hit = 1 cycle
> L2 hit = 20 cycles
> Main memory access = 200 cycles
> Αλλά στα αποτελέσματα απο τα benchmarks φαίνεται να ειναι 1 10 και 150 το ίδιο και στα αρχεία tlb.h, cache.h. Στην εκφώνηση δεν φαίνεται να λέει κατι για αυτο, ειναι προτιμότερο να το αλλάξουμε ή να το αφήσουμε ως έχει;
> Πέρυσι απο ότι γνωρίζω για το ίδιο θέμα δεν είχε γίνει αλλαγή.
>
> Ευχαριστώ πολύ.
> --
> Nikitas Theodoropoulos
> Electrical & Computer Engineering | National Technical University of Athens
> tel: +30 6973685027
> _______________________________________________
> Advcomparch mailing list
> Advcomparch at lists.cslab.ece.ntua.gr
> http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch



-- 
Dr. Konstantinos Nikas
Computing Systems Laboratory
School of Electrical and Computer Engineering
National Technical University of Athens

Tel: +30-210-7724159
e-mail: knikas at cslab.ece.ntua.gr
http://www.cslab.ece.ntua.gr/~knikas