[Advcomparch] Σχετικά με V/I protocol και RMO.

[Konstantinos Nikas]

Καλησπέρα,

Στο συγκεκριμένο παράδειγμα που αναφέρεις, το block παραμένει στο Ι παρά το
PrWr γιατί η cache είναι write-no-allocate. Δηλαδή αν κάνει write miss, δεν
κάνει allocate το block στην cache.

Για το δεύτερο ερώτημα, καταρχάς αναφερόμαστε σε κάποιο από τα μοντέλα που
παρουσιάστηκαν στο μάθημα. Κατά δεύτερον, τα consistency models ασχολούνται
μόνο με τη σειρά των memory εντολών. Οι τυχόν αναδιατάξεις των υπόλοιπων
εντολών είναι θέμα του επεξεργαστή και δεν έχει σχέση με το
coherence/consistency.

Βέβαια, ακόμα και το πλέον relaxed memory order, δε σημαίνει ότι
επιτρέπονται όλες οι πιθανές αναδιατάξεις. Μη ξεχνάτε ότι ο επεξεργαστής
εξακολουθεί και σέβεται τα data και control dependencies!

Κ.


2013/6/29 Ανδρέας Παντελόπουλος <padelopoulos at gmail.com>

> Καλησπέρα,στο FSM του simple V/I protocol (διαφ.30) παρατηρώ ότι με PrWr
> στην Ι ξαναγυρνάει στην κατάσταση Ι. Κανονικά δεν θα έπρεπε να γίνεται
> μετάβαση στην κατάσταση V ?
>
> Επίσης,στην θεωρητική άσκηση της 3ης σειράς αναφέρεστε στο "πλέον relaxed
> memory order".Τι σημαίνει αυτό ακριβώς? Στην ουσία οποιαδήποτε αναδιάταξη
> εντολών ή αναδιάταξη εντολών που επιτελούν λειτουργίες μνήμης ?
>
> Ευχαριστώ πολύ.
>
> _______________________________________________
> Advcomparch mailing list
> Advcomparch at lists.cslab.ece.ntua.gr
> http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch
>
>


-- 
Dr. Konstantinos Nikas
Computing Systems Laboratory
School of Electrical and Computer Engineering
National Technical University of Athens

Tel: +30-210-7724159
e-mail: knikas at cslab.ece.ntua.gr
http://www.cslab.ece.ntua.gr/~knikas
-------------- next part --------------
An HTML attachment was scrubbed...
URL: <http://lists.cslab.ece.ntua.gr/pipermail/advcomparch/attachments/20130701/a228fe8b/attachment.htm>