[Advcomparch] wb kai issue

[Nikos Anastopoulos]

Ναι, το ίδιο ισχύει και για τους load/store buffers.
Στον κύκλο k όπως λες η LD κάνει WB, και την ίδια στιγμή θέτει στο entry
του load buffer όπου βρισκόταν, RS[r].Busy = no. Αυτή η πληροφορία, ότι
δηλ. απελευθερώθηκε entry στον load buffer, θα χρησιμοποιηθεί από τη 
δεύτερη
LD στον επόμενο κύκλο για να γίνει issue.
Αυτός είναι ο λόγος που δε γίνεται issue στον κύκλο k και η δεύτερη LD, 
και όχι
ότι έχουμε 1 port για τη μνήμη (conflict στο memory port εξάλλου θα είχαμε,
όπως λέει η εκφώνηση, αν τύχαινε και οι δύο LD να βρίσκονται στο στάδιο 
ΕΧ στον
ίδιο κύκλο -- στο στάδιο WB η LD δε χρησιμοποιεί τη μνήμη, οπότε δε θα 'χες
πρόβλημα ακόμα κι αν η 2η LD μπορούσε στον ίδιο κύκλο να 'χε αρχίσει την 
εκτέλεσή της).

Ν.

Nick none wrote:
> Tο ίδιο ισχύει και στους load/store buffers (ανεξαρτήτως ύπαρξης ROB) ;
>
> Δηλαδή αν στον κύκλο k κάνει WR μια εντολή LD στο ίδιο κύκλο μπορεί να
> γίνει issue μία άλλη εντολή LD με διαφορετικά ορίσματα ;  'Η το issue
> της δεύτερης LD θα πρέπει να γίνει στον κύκλο k+1 δεδομένου οτι έχουμε
> 1 port για την μνήμη.
>   


-- 
Nikos Anastopoulos, PhD Candidate

National Technical University of Athens (NTUA)
School of Electrical and Computer Engineering
Computing Systems Laboratory

e-mail: anastop at cslab.ece.ntua.gr
Tel: +30-210-7722279