Tο ίδιο ισχύει και στους load/store buffers (ανεξαρτήτως ύπαρξης ROB) ; Δηλαδή αν στον κύκλο k κάνει WR μια εντολή LD στο ίδιο κύκλο μπορεί να γίνει issue μία άλλη εντολή LD με διαφορετικά ορίσματα ; 'Η το issue της δεύτερης LD θα πρέπει να γίνει στον κύκλο k+1 δεδομένου οτι έχουμε 1 port για την μνήμη.