[Advcomparch] MESI και παραλληλη προσβαση μνημης σε flush

[Sotiris Dragonas]

Καλησπέρα,
Μια γρήγορη απορία, σε περίπτωση που κάποιο modified block αντικατασταθεί
από κάποιο άλλο block, πχ σε ένα capacity miss, οποτε πρεπει να γραφτει στη
μνημη αλλα και ταυτοχρονα να ερθει το νεο μπλοκ στην cache, μπορουν αυτες
οι δυο προσβασεις στη μνημη να συμβουν παραλληλα ή υπάρχει κάποιος λόγος να
σειριοποιηθούν;
-------------- next part --------------
An HTML attachment was scrubbed...
URL: <http://lists.cslab.ece.ntua.gr/pipermail/advcomparch/attachments/20190624/ae0a20bb/attachment.htm>