[Advcomparch] (no subject)

George Liatsos georgeliatsos at gmail.com
Mon Jun 24 11:53:43 EEST 2019


Καλημέρα, έχω μια ερωτηση!

Έστω ότι έχουμε σύστημα παράλληλης επεξεργασίας 2 επεξεργαστών, πρωτόκολλο
MESI, cache to cache transfers με μια L1 data cache/επεξεργαστή .
Οι δυο cache έχουν διαβάσει κι εχουν shared τη γραμμή [α β].
P1 writes a -> C1=M C2=I
P2 writes b -> C1= I  C2=M

Η ερώτηση είναι πόσοι κυκλοι χρειάζονται για την τελευταία μετάβαση:

Α)8+2 γιατί μεταφέρεται η Μ γραμμή της C1 κατευθείαν στην C2 πριν ο P2
γράψει;

Β)8+8+2 ώστε η Μ γραμμή να γυρίσει στην κύρια μνήμη (αφού γίνεται flush από
την C1), έπειτα να μεταφερθεί στην C2 και τέλος να γραφεί από τον P2; ή

Γ) κάτι διαφορετικό από τα παραπάνω ;

Ευχαριστώ πολύ εκ των προτέρων!
-------------- next part --------------
An HTML attachment was scrubbed...
URL: <http://lists.cslab.ece.ntua.gr/pipermail/advcomparch/attachments/20190624/281910d5/attachment.htm>


More information about the Advcomparch mailing list