[Advcomparch] Ερώτηση Άσκηση 1 Προηγμένα Θέματα Αρχιτεκτονικής

[Konstantinos Nikas]

Καλησπέρα,

το μοντέλο αυτό που περιγράφουμε στην άσκηση προσπαθεί να εκτιμήσει τους 
κύκλους λαμβάνοντας υπόψη τις περιπτώσεις όπου ο επεξεργαστής σταματά 
την εκτέλεση του προγράμματος, δηλαδή σε περίπτωση κάποιου miss. Το 
write through δεν επηρεάζει γιατί καθώς διαχέεται η εγγραφή στα επόμενα 
επίπεδα της ιεραρχίας μνήμης, ο επεξεργαστής έχει τη δυνατότητα να 
συνεχίσει την εκτέλεση του. Για αυτό το λόγο στο προτεινόμενο μοντέλο 
δεν υπάρχει κάποια πρόβλεψη σε σχέση με τα writes και αν είναι 
write-through ή όχι.

Μια παρατήρηση σε σχέση με τον τύπο που παραθέτεις. Το μοντέλο που 
δίνουμε εμείς αναφέρεται σε L1_Accesses και όχι L1_Hits....

Κ.

On 09/04/12 14:33, Nikos Tsironis wrote:
> Καλησπέρα,
>
> Θα ήθελα να κάνω μια ερώτηση σχετικά με το μοντέλο απόδοσης που μας
> δίνεται. Συγκεκριμένα, πρέπει να λάβουμε υπόψιν ότι οι caches
> χρησιμοποιούν write-through πολιτική και να θεωρήσουμε ότι κάθε write
> γίνεται με την ταχύτητα της μνήμης ή όχι; Ποιον, δηλαδή, από τους
> επόμενους τύπους να χρησιμοποιήσουμε;
>
> Cycles = Inst  + (L1D_hits + L1I_hits) * 1 + (L1D_misses + L1I_misses) *
> 20 + L2_misses * 300
>
> ή
>
> Cycles = Inst + (L1D_read_hits + L1I_hits) * 1 + (L1D_read_misses +
> L1I_misses) * 20 + L2_read_misses * 300 + total_write_transactions * 321
>
> Ευχαριστώ,
> Νίκος Τσιρώνης

-- 
Dr. Konstantinos Nikas
Computing Systems Laboratory
School of Electrical and Computer Engineering
National Technical University of Athens

Tel: +30-210-7724159
e-mail: knikas at cslab.ece.ntua.gr
http://www.cslab.ece.ntua.gr/~knikas