[Advcomparch] Ερώτηση για cache-hierarchy της 4.2
Nikos Anastopoulos
anastop at cslab.ece.ntua.gr
Sun Jun 6 18:16:25 EEST 2010
Στο configuration file τα penalties πρέπει να είναι ίσα με 0, όπως λέμε
στο 3.3. Τα latencies 10 και 200 κύκλων αφορούν καθαρά το μοντέλο
υπολογισμού κύκλων.
Ν.
On 06/06/2010 06:08 PM, Alex Dimm wrote:
> Όταν λέτε να θέσουμε το L1 miss latency στους 10 κύκλους και το L2
> miss latency στους 200 κύκλους, εννοείτε ότι στο cache-hierarchy
> script θα συμπληρώσουμε τα πεδία έτσι;
>
> @l2c.penalty_read = 200
> @l2c.penalty_write = 200
>
> @ic.penalty_read = 10
> @ic.penalty_write = 10
>
> @dc.penalty_read = 10
> @dc.penalty_write = 10
>
> Διότι αν εννοείτε αυτό, τα miss ratios για κάθε benchmark (crafty,
> art, mcf) που έχω κάνει ζήτημα να φτάνουν το 1%. Αντίθετα, αν τα
> παραπάνω πεδία είναι 0, τα miss ratios (και συνεπαγωγικά τα misses)
> βγαίνουν τα αναμενόμενα για κάθε benchmark. Μπορείται να διευκρινίσετε
> _______________________________________________
> Advcomparch mailing list
> Advcomparch at lists.cslab.ece.ntua.gr
> http://lists.cslab.ece.ntua.gr/mailman/listinfo/advcomparch
>
--
Dr. Nikos Anastopoulos
National Technical University of Athens (NTUA)
School of Electrical and Computer Engineering
Computing Systems Laboratory
e-mail: anastop at cslab.ece.ntua.gr
Tel: +30-210-7724159
More information about the Advcomparch
mailing list